Η παρουσίαση φορτώνεται. Παρακαλείστε να περιμένετε

Η παρουσίαση φορτώνεται. Παρακαλείστε να περιμένετε

1 ΗΥ120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" ΙCs. 2 Υλοποιηση διακοπτων με MOS transistors DrainSource x = "low"x = "high" Ενας απλος διακοπτης ελεγχομενος απο την μεταβλητη.

Παρόμοιες παρουσιάσεις


Παρουσίαση με θέμα: "1 ΗΥ120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" ΙCs. 2 Υλοποιηση διακοπτων με MOS transistors DrainSource x = "low"x = "high" Ενας απλος διακοπτης ελεγχομενος απο την μεταβλητη."— Μεταγράφημα παρουσίασης:

1 1 ΗΥ120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" ΙCs

2 2 Υλοποιηση διακοπτων με MOS transistors DrainSource x = "low"x = "high" Ενας απλος διακοπτης ελεγχομενος απο την μεταβλητη x V D V S NMOS transistor Gate Απλοποιημενο συμβολο ενος NMOS transistor V G Substrate (Body)

3 3 "Συμπληρωματικος Διακοπτης" Gate x = "high"x = "low" Ενας διακοπτης με την συμπληρωματικη συμπεριφορα Μπορει να θεωρηθει οτι ελεγχεται απο την μεταβλητη x´ V G V D V S PMOS transistor Απλοποιημενο συμβολο ενος PMOS transistor V DD DrainSource Substrate (Body)

4 4 NMOS και PMOS transistors σε λογικα κυκλωματα (a) NMOS transistor V G V D V S = 0 V V S =V DD V D V G Κλειστος διακοπτης οτανV G =V DD V D = 0 V Ανοικτος διακοπτης οτανV G = 0 V V D Ανοικτος διακοπτης οτανV G =V DD V D V Κλειστος διακοπτης οτανV G = 0 V V D =V DD V (b) PMOS transistor

5 5 Μια πυλη NOT με τεχνολογια ΝΜΟS (b) Απλοποιημενο κυκλωμα V x V f V DD xf (c) Γραφικα συμβολα xf R V x V f R + - (a) Πραγματικο Κυκλωμα 5 V

6 6 Μια πυλη NAND με τεχνολογια NMOS V f V DD (a) Κυκλωμα (c) Γραφικα Συμβολα (b) Πινακας Αληθειας ff x 1 x 2 f V x 2 V x 1 x 1 x 2 x 1 x 2

7 7 Μια πυλη NOR με τεχνολογια NMOS ΚυκλωμαΠινακας αληθειας Γραφικα συμβολα

8 8 Μια πυλη AND με τεχνολογια NMOS Κυκλωμα Γραφικα Συμβολα Πινακες Αληθειας f f x 1 x 2 f V f V DD A V x 1 V x 2 x 1 x 2 x 1 x 2 V

9 9 Μια πυλη ΟR με τεχνολογια NMOS Κυκλωμα Πινακας αληθειας Γραφικα συμβολα

10 10 Δομη μιας πυλης NMOS

11 11 Δομη μιας πυλης CMOS

12 12 H πυλη ΝΟΤ με τεχνολογια CMOS (a) Κυκλωμα V f V DD V x (b) Πινακας Αληθειας και καταστασης των Transistors on off on fx T 1 T 2 T 1 T 2

13 13 H πυλη NAND με τεχνολογια CMOS ΚυκλωμαΠινακας αληθειας και καταστασης των transistors

14 14 H πυλη NOR με τεχνολογια CMOS Κυκλωμα Πινακας αληθειας και καταστασης των transistors

15 15 H πυλη AND με τεχνολογια CMOS

16 16 Tι κανει αυτο το κυκλωμα?? f = x 1 ´+x 2 ´x 3 ´

17 17 Και αυτο?? F = x 1 ´ + x 4 ´(x 2 ´+x 3 ´)

18 18 Επιπεδα τασης σε ενα κυκλωμα NAND CMOS ΚυκλωμαΕπιπεδα τασης

19 19 Αντιστοιχιση επιπεδων τασης σε επιπεδα λογικης (b) Συμβολο πυλης και πινακας αληθειας ΘΕΤΙΚΗΣ ΛΟΓΙΚΗΣ f x 1 x 2 f x 1 x 2 (c) Συμβολο πυλης και πινακας αληθειας ΑΡΝΗΤΙΚΗΣ ΛΟΓΙΚΗΣ x 1 x 2 f f x 1 x 2 (a) Επιπεδα τασης L H L L H H L H H H H L V x 1 V x 2 V f

20 20 Ερμηνεια των επιπεδων λογικης (b) ΘΕΤΙΚΗ ΛΟΓΙΚΗ f x 1 x 2 f x 1 x 2 (c)ΑΡΝΗΤΙΚΗ ΛΟΓΙΚΗ x 1 x 2 f f x 1 x 2 (a)Επιπεδα τασης L H L L H H L H L L L H V x 1 V x 2 V f

21 21 ΟικογενειεςΨηφιακων Ολοκληρωμενων Κυκλωματων Χαρακτηριζονται απο την τεχνολογια με την οποια υλοποιειται η βασικη πυλη της οικογενειας. Οι πιο συνηθισμενες ειναι οι: –ΤΤL – Transistor-transistor Logic Σειρα 74ΧΧ –ECL – Emitter Coupled Logic Σειρα 10k ή 100k –MOS – Metal Oxide Semicoductor –NMOS – N-type MOS –CMOS – Complementary MOS Σειρα 4000ή ή 4500 –I 2 L – Integrated Injection Logic Βαθμος ολοκληρωσης: –SSI – Small Scale Integration 10 gates/chip –MSI - Medium Scale Integration 100 gates/chip –LSI – Large Scale Integration 1000 gates/chip –VLSI – Very Large Scale Integration gates/chip –VHSI – Very High Scale Integration gates/chip

22 22 Παρασταση λογικων τιμων με επιπεδα τασης

23 23 Βασικα χαρακτηριστικα των οικογενειων ICs Οικογ. Ταση τροφοδ. Επιπεδο τασης HIGH LOW TTL +5 V 2.4 … … 0.4 ECL -5.2 V … … -1.6 CMOS 3 … 15 V V DD 0 … 0.5 Ειδικα χαρακτηριστικα: ΤΤL Schottky TTL LS TTL CMOS ECL 1.Δυνατοτητα οδηγησης Καταναλωση ισχυος (mW) Καθυστερηση διαδοσης (ns) Περιθωριο θορυβου

24 24 Ενα chip της σειρας74ΧΧ (a) Dual-inline package (b) Structure of 7404 chip V DD Gnd

25 25 Υλοποιηση της συναρτησης f = x 1 x 2 +x 3 x 2 ´ V DD x 1 x 2 x 3 f

26 26 Απλοποιηση Συναρτησεων

27 27 Απλοποιηση συναρτησεων με την βοηθεια του Χαρτη Karnaugh (Καρνώ) Ο χαρτης Karnaugh αποτελειται απο τετραγωνα καθε ενα απο τα οποια αντιστοιχει σε εναν ελαχιστορο. Καθε συναρτηση μπορει να παρασταθει στον χαρτη Karnaugh. Με καταλληλες ομαδοποιησεις των τετραγωνων (δηλ. των ελαχιστορων) επιτυγχανεται η ελαχιστοποιηση της συναρτησης. Για δυο μεταβλητες εχουμε x´y´x´y xy´xy m0m0 m1m1 m2m2 m3m3 x 0 1 y 0 1 x01x x01x01 F = xy x01x01 y 0 1 F = xy´+ xy +x´y = x + y xy´+xy = x(y+y´)=x x´y +xy = y(x´+x)=y

28 28 Σχεση διαγραμματων Venn – Χαρτη Καρνω y x y 0 1x01x01 xy´xy x´y Διαγραμμα Venn Χαρτης Καρνω => y´y´ x´x´ x´y´

29 29 Χαρτης Καρνω 3 μεταβλητων x´y´z´ xy´z´ 1 xy´zxyzxyz´ x´yz´x´yzx´y´z x01x01 yz <= Κωδικας Gray m6m6 m5m5 m4m4 m2m2 m3m3 m1m1 m0m0 m7m7 yz x01x01 x´yz´+ xyz´= yz´ x´y´z+x´yz+ xy´z+ xyz = z xy´z´+ xy´z+ xyz+ xyz´ = x x01x01 yz F=x´yz+x´y´z+xy´z´+xy´z= = x´y + xy´=x  y

30 30 Χαρτης Καρνω 3 μεταβλητων (2) x01x01 yz F=x´yz+xy´z´+xyz+xyz´= x01x01 yz F=x´z+x´y+xy´z+yz = yz x01x01 F(x,y,z)= Σ(0,2,4,5,6) => = yz + xz´ =x´y +z F = z´+xy´

31 31 Χαρτης Καρνω 4 μεταβλητων wx yz F = Σ (0,1,2,4,5,6,8,9,12,13,14)=> wx yz F = y´+w´z´+xz´ F= w´x´y´+ x´yz´+ w´xyz´+ wx´y´ F = x´z´+ x´y´+ w´yz´

32 32 Aπλοποιηση σε γινομενο αθροισματων wx yz F = Σ(0,1,2,5,9,10) F = x´z´+x´z´+w´y´z wx yz F´ = yz +wx +xz´=> F = (y´+z´)(w´+x´)(x´+z)

33 33 Aπλοποιηση σε γινομενο αθροισματων wx yz F = w´y´+ xy+wx´ wx yz F´= w´x´y + wxy´ => F=(w+x+y´)(w´+x´+y) F = (w+x+y´)(w´+x´+y)

34 34 Υλοποιηση με πυλες NAND και NOR Εχουμε αποδειξει οτι οι πυλες NAND και NOR ειναι οικουμενικες, διοτι με αυτες μπορουμε να υλοποιησουμε τις βασικες πραξεις της αλγεβρας Boole δηλαδη την AND, την OR και την NOT. Επισης ισχυουν και οι πιο κατω σχεσεις xyxy (xy)´=x´+y´ xyxy x'+y'  xyxy (x+y)'=x'y'  xyxy x'y' x x'  

35 35 Υλοποιηση αποκλειστικα με πυλες NAND Ξεκιναμε απο αθροισμα γινομενων ή μετατρεπουμε την συναρτηση σε αθροισμα γινομενων. Υλοποιουμε καθε γινομενo με μια πυλη NAND ("γινομενα" μιας μεταβλητης υλοποιουνται με NAND δυο εισοδων με τις δυο εισοδους ενωμενες) Υλοποιουμε το αθροισμα με μια NAND

36 36 Παραδειγμα Να υλοποιηθει η F(x,y,z)=Σ(0,6) αποκλειστικα με πυλες NAND Βημα 1ο: Ελαχιστοποιηση με την βοηθεια του χαρτη Καρνω Βημα 2ο: F(x,y,z) = x'y'z'+xyz' Bημα 3ο yz x01x δεν γινεται ελαχιστοποιηση x' y' z' x y F

37 37 Υλοποιηση αποκλειστικα με πυλες NOR Ξεκιναμε απο γινομενο αθροισματων ή μετατρεπουμε την συναρτηση σε γινομενο αθροισματων. Υλοποιουμε καθε αθροισμα με μια πυλη NOR ("αθροισματα" μιας μεταβλητης υλοποιουνται με NOR δυο εισοδων με τις δυο εισοδους ενωμενες) Υλοποιουμε το γινομενο με μια NOR 

38 38 Παραδειγμα Να υλοποιηθει η F(x,y,z)=Π(1,2,3,4,5,7) αποκλειστικα με πυλες ΝΟR Βημα 1ο: Ελαχιστοποιηση με την βοηθεια του χαρτη Καρνω Βημα 2ο: F(x,y,z) = z'(x+y')(x'+y) Bημα 3ο yz x01x x y' x' y z'

39 39 Αλλες διεπιπεδες υλοποιησεις Πρωτο επιπεδο Δευτερο επιπεδο AND AND OR OR NAND NAND NOR NOR Νεες μη εκφυλισμενες διεπιπεδες υλοποιησεις Ευθυ Δυικο AND – OR – INVERT OR – AND – INVERT NAND – AND NOR - OR AND – NOR OR - NAND

40 40 Παραδειγμα yz x01x AND-OR: F=x'y'z'+xyz' OR-AND: F=z'(x'+y)(x+y') AND – OR – INVERT: F = (z+x'y+xy')' AND – NOR : F = >> NAND – AND : F = z'(x'y)'(xy')' OR – AND – INVERT : F = [(x+y+z)(x'+y'+z)]' OR – NAND : F = >> NOR – OR : F = (x+y+z)'+(x'+y'+z)'

41 41 Χαρτης Karnaugh με αδιαφορους ορους F(w,x,y,z) = Σ(1,3,7,11,15) d(w,x,y,z) = Σ(0,2,5) = don't care terms (αδιαφοροι οροι) wx yz X X X F=yz+w'x' F=yz+w'z F=yz+w'x'z

42 42 ΣΥΝΔΥΑΣΤΙΚΗ ΛΟΓΙΚΗ Υπαρχουν δυο κατηγοριες λογικων κυκλωματων –Τα συνδυαστικα (Combinatorial), και –Τα ακολουθιακα (Sequential) Στα συνδυαστικα κυκλωματα οι εξοδοι σε δεδομενη χρονικη στιγμη εξαρτωνται αποκλειστικα και μονον απο τις εισοδους την στιγμη εκεινη (και οχι απο το παρελθον του κυκλωματος). Στα ακολουθιακα κυκλωματα οι εξοδοι εξαρτωνται και απο την κατασταση των στοιχειων μνημης του κυκλωματος (δηλαδη απο την προηγουμενη ιστορια του κυκλωματος)

43 43 Συνδυαστικα κυκλωματα Συνδυαστικο κυκλωμα x1x2xnx1x2xn z1z2zmz1z2zm n μεταβλητες εισοδου m μεταβλητες εξοδου z i = f i (x 1, x 2,…, x n ) i= 1, 2, m Με n εισοδους υπαρχουν 2 n δυνατοι συνδυασμοι τιμων εισοδου. Για καθε δυνατο συνδυασμο εισοδων εχουμε ενα συνδυασμο τιμων εξοδου. Η πληρης περιγραφη του κυκλωματος απαιτει τον προσδιορισμο m συναρτησεων Boole των n μεταβλητων, ή ισοδυναμα εναν πινακα αληθειας με 2 n γραμμες και m στηλες Υποθετουμε οτι οι μεταβλητες εισοδου ειναι διαθεσιμες μαζι με το συμπληρωμα τους

44 44 Διαδικασια σχεδιασμου Διατυπωση του προβληματος (σχεδιαστικου στοχου) καθορισμος του αριθμου μεταβλητων εισοδου και εξοδου Επιλογη συμβολων για την παρασταση των μεταβλητων εισοδου και εξοδου Κατασκευη του πινακα αληθειας απο την διατυπωση του προβληματος Απλοποιηση των m συναρτησεων Boole που αντιστοιχουν στις m εξοδους. Κριτηρια απλοποιησης: –Ελαχιστοποιηση αριθμου πυλων –ελαχιστοποιηση αριθμου εισοδων πυλης –ελαχιστοποιηση χρονου διαδοσης –ελαχιστοποιηση διασυνδεσεων –Ελαχιστοποιηση οδηγουμενων πυλων (Fan-out) Σχεδιαση του λογικου διαγραμματος

45 45 Παραδειγμα: Σχεδιαση Αθροιστων Η προσθεση ειναι μια βασικη πραξη: 0+0=0, 0+1=1+0=1 1+1 =10 Εχουμε δυο ειδη αθροιστων: –Τον ημιαθροιστη (half-adder) με δυο εισοδους, που εκτελει την προσθεση δυο δυαδικων ψηφιων, και –τον πληρη αθροιστη (full-adder) με τρεις εισοδους,που εκτελει την προσθεση δυο δυαδικων ψηφιων και ενος κρατουμενου. Σχεδιαση ημιαθροιστη Half- Adder xyxy S(um) C(ary) x y C S Απο τον πινακα αληθειας εχουμε: C = xy και S=xy'+x'y = x  y xyxy S C

46 46 yz x01x

47 47 Σχεδιαση πληρους αθροιστη Full Adder xyzxyz SCSC x y z C S yz x01x01 x01x S=x'y'z+x'yz'+xy'z'+xyz= = x'(y'z+yz')+x(y'z'+yz)= = x  y  z C=xy +x'yz+xy'z= xy+z(x'y+xy')=xy+z(x  y) xyxy SCSC z HA S C xyzxyz S1C1S1C1 S2C2S2C2

48 48 Παραδειγμα Σχεδιασης: Μετατροπη κωδικα Διατυπωση προβληματος: Μετατροπη του BCD σε excess-3 Πινακας Αληθειας abcd wxyz cd ab cd ab X X 1 0 X X X X 1 0 X X z=d' y= c'd'+cd = c  d cd ab X X 0 1 X X cd ab X X 1 1 X X x=bc'd'+b'd+b'c=b  (c+d) w=a+bd+bc =a+b(d+c)

49 49 Διαδικασια Αναλυσης συνδυαστικων κυκλωματων Σταδια σχεδιασης: –περιγραφη λειτουργιας –ευρεση συναρτησεων Βoole εξοδων –κατασκευη λογικου διαγραμματος Αναλυση ειναι η αντιστροφη λειτουργια: –διδεται το λογικο διαγραμμα –εξαγωγη των συναρτησεων Boole των εξοδων – ευρεση της λειτουργιας του κυκλωματος ή επαληθευση υποτιθεμενης λειτουργιας

50 50 Διαδικασια Αναλυσης 1.Συνδυαστικο ή ακολουθιακο?? (εχει μνημη ή οχι?) 2.Εξαγωγη συναρτησεων Boole των εξοδων (ή του πινακα αληθείας) 1.Βαζουμε συμβολα τις εισοδους 2.Βαζουμε συμβολα στις εξοδους των πυλων πρωτου (n-στου) επιπεδου. Βρισκουμε τις αντιστοιχες συναρτησεις Boole 3.GO TO (2), μεχρι να φτασουμε στις εξοδους. 4.Εκφραζουμε τις εξοδους συναρτησει των εισοδων με επανειλημμένες αντικαταστασεις Τ2Τ1Τ2Τ1 F1F1 F2F2 F' 2 T3T3 abcabc abacbcabacbc T 2 =abc T 1 =a+b+c F 2 =ab+ac+bc=Carry(a,b,c) T 3 =T 1 F 2 ' F 1 = T 3 +T 2 = T 1 F 2 '+T 2 = =abc+(a+b+c)(ab+ac+bc)'= =a'bc'+a'b'c+ab'c'+abc= =c'(a  b)+c(a  b)' = = a  b  c =SUM(a,b,c)

51 51

52 52

53 53

54 54

55 55

56 56

57 57


Κατέβασμα ppt "1 ΗΥ120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" ΙCs. 2 Υλοποιηση διακοπτων με MOS transistors DrainSource x = "low"x = "high" Ενας απλος διακοπτης ελεγχομενος απο την μεταβλητη."

Παρόμοιες παρουσιάσεις


Διαφημίσεις Google