Η παρουσίαση φορτώνεται. Παρακαλείστε να περιμένετε

Η παρουσίαση φορτώνεται. Παρακαλείστε να περιμένετε

Διάλεξη 10 Δυναμική συμπεριφορά των λογικών κυκλωμάτων MOS.

Παρόμοιες παρουσιάσεις


Παρουσίαση με θέμα: "Διάλεξη 10 Δυναμική συμπεριφορά των λογικών κυκλωμάτων MOS."— Μεταγράφημα παρουσίασης:

1 Διάλεξη 10 Δυναμική συμπεριφορά των λογικών κυκλωμάτων MOS

2 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Δομή της διάλεξης Εισαγωγή Αντιστροφέας NMOS με φορτίο τύπου αραίωσης Αντιστροφέας CMOS Διάφορα ζητήματα Ασκήσεις 2

3 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Εισαγωγή 3 Δυναμική συμπεριφορά των λογικών κυκλωμάτων MOS

4 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Εισαγωγή Σε προηγούμενες διαλέξεις παρουσιάστηκε η στατική σχεδίαση των λογικών πυλών MOS Θα μελετήσουμε την απόκριση στο πεδίο του χρόνου Κάθε κόμβος έχει χωρητικότητα προς τη γείωση και δεν μπορεί να μεταβάλλει την τάση του στιγμιαία  καθυστερήσεις Υπολογισμοί για χρόνο ανόδου, χρόνο καθόδου και μέση καθυστέρηση μετάδοσης 4

5 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Οι χωρητικότητες στα λογικά κυκλώματα Κατηγορίες χωρητικοτήτων: Χωρητικότητες ανάμεσα στους ακροδέκτες των MOS τρανζίστορς (μη γραμμικές) Χωρητικότητα διασυνδέσεων Απλοποίηση ανάλυσης: συγχώνευση των ανωτέρω σε μια σταθερή ενεργή κομβική χωρητικότητα C 5

6 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Αντιστροφέας NMOS με φορτίο τύπου αραίωσης 6 Δυναμική συμπεριφορά των λογικών κυκλωμάτων MOS

7 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Μετάβαση εξόδου από Low σε High Φόρτιση πυκνωτή από V OL σε V DD =5V Ισοδύναμο κύκλωμα φόρτισης 7

8 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Μετάβαση εξόδου από Low σε High Οι σημαντικές χρονικές στιγμές t 1, t 4 : καθορίζουν το χρόνο ανόδου t 3 = τ PLH για σήμα εισόδου βηματική συνάρτηση t 2 : το MOS αραίωσης μεταβαίνει από την περιοχή κόρου στην γραμμική περιοχή 8

9 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Υπολογισμός τ PLH Στον χρόνο t 2 αλλάζει η διαφορική εξίσωση που περιγράφει το κύκλωμα  τμηματικός υπολογισμός: Ο φόρτος τύπου αραίωσης ξεκινά στον κόρο και επειδή υ GS =0 Το στοιχείο φόρτου μένει στον κόρο για υ Ο

10 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Υπολογισμός τ PLH 10 Στο χρόνο t 2 ως t 3, το στοιχείο φόρτου είναι στη γραμμική περιοχή, με υ GS =0, υ DS =V DD -υ C Είναι: οπότε: Λύνοντας:

11 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Υπολογισμός τ PLH 11 Όπου: Συνολικά έχουμε για το χρόνο τ PLH :

12 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Υπολογισμός χρόνου ανόδου 12 Τμηματικός υπολογισμός: Στον κόρο για t 1 ως t 2, στη γραμμική περιοχή για t 2 ως t 4 V C (t 2 )=V DD +V TNL, V 10% =V OL +0.1ΔV, V 90% =V DD -0.1ΔV Στον κόρο το ρεύμα είναι σταθερό, αντίστοιχα με τον υπολογισμό τ PLH έχουμε: Στη γραμμική περιοχή, λύνοντας αντίστοιχη εξίσωση, όπως στον υπολογισμό τ PLH, έχουμε: Ο χρόνος ανόδου είναι λοιπόν:

13 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Άσκηση 13 Υπολογίστε το χρόνο καθόδου και το χρόνο τ PHL

14 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Αντιστροφέας CMOS 14 Δυναμική συμπεριφορά των λογικών κυκλωμάτων MOS

15 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Μετάβαση εξόδου από High σε Low Εκφόρτιση πυκνωτή από V DD =5V σε V OL =0V Ισοδύναμο κύκλωμα εκφόρτισης 15

16 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Μετάβαση εξόδου από High σε Low Οι σημαντικές χρονικές στιγμές t 1, t 4 : καθορίζουν το χρόνο καθόδου t 3 = τ PHL για σήμα εισόδου βηματική συνάρτηση t 2 : το MOS αραίωσης μεταβαίνει από την περιοχή κόρου στην γραμμική περιοχή 16 V OL =0 V OH =V DD

17 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Υπολογισμός τ PHL Μέχρι το χρόνο t 2, το NMOS είναι στον κόρο (σταθερό ρεύμα), οπότε η διαφορική εξίσωση που περιγράφει το κύκλωμα είναι: υ C (t 2 )=υ GS -V TN = V DD -V TN 17

18 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Υπολογισμός τ PHL Για t>t 2, το NMOS είναι στη γραμμική περιοχή. Διαφορική εξίσωση: υ GS =V DD, V 2 =υ C (t 2 )=V DD -V TN, V 3 =υ C (t 3 )=0.5(V DD +V OL ) Εξίσωση: 18

19 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Υπολογισμός τ PHL Επομένως ο χρόνος μετάδοσης τ PHL είναι: Για V TN =1V, V DD =5V, V OL =0: 19

20 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Μετάβαση εξόδου από Low σε High Φόρτιση πυκνωτή από V OL =0V σε V DD =5V Ισοδύναμο κύκλωμα φόρτισης 20

21 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Μετάβαση εξόδου από Low σε High Ίδια λειτουργία, αντίστοιχες εξισώσεις με αυτές στη μετάβαση High σε Low 21

22 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Μέση Καθυστέρηση Μετάδοσης Συμμετρικός αντιστροφέας: λόγοι W/L στο NMOS και PMOS ώστε να αντισταθμίζεται η διαφορά στις κινητικότητες Μέση Καθυστέρηση Μετάδοσης του συμμετρικού αντιστροφέα: 22

23 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Χρόνοι Ανόδου και Καθόδου Σε έναν αντιστροφέα CMOS οι χρόνοι ανόδου και καθόδου είναι περίπου διπλάσιοι από τους αντίστοιχους χρόνους καθυστέρησης μετάδοσης 23

24 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Διάφορα ζητήματα 24 Δυναμική συμπεριφορά των λογικών κυκλωμάτων MOS

25 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Πύλες Ελάχιστου Μεγέθους Διαστασιολόγηση για σταθερή λογική καθυστέρηση (αριστερά) Αυξημένη επιφάνεια Χρήση μόνο σε κρίσιμο μονοπάτι Διαστασιολόγηση ελαχίστου μεγέθους (δεξιά) Οικονομία στην επιφάνεια (16F 2 σε σχέση με 66.5F 2 ) Χρήση όταν η καθυστέρηση δεν είναι ο κυριότερος στόχος 25

26 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Πύλες Ελάχιστου Μεγέθους Καθυστέρηση χειρότερης περίπτωσης στην πύλη ελαχίστου μεγέθους NMOS: δύο τρανζίστορ ελαχίστου μεγέθους σε σειρά  καθυστέρηση μετάδοσης από High σε Low είναι: PMOS: τρία τρανζίστορ ελαχίστου μεγέθους σε σειρά  καθυστέρηση μετάδοσης από Low σε High είναι: Μέση καθυστέρηση μετάδοσης: 26

27 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Γινόμενο Ισχύος Καθυστέρησης CMOS Γινόμενο Ισχύος Καθυστέρησης (PDP): PDP=P av τ p CMOS κατανάλωση: κυρίαρχη πηγή η φόρτιση – εκφόρτιση της χωρητικότητας φόρτου  P av =CV DD 2 f Συχνότητα μεταγωγής f=1/T με Τ≥t r +t a +t f +t b Για max f  t a, t b τείνουν στο μηδέν και χρόνοι ανόδου και καθόδου αντιστοιχούν περίπου στο 80% του ολικού χρόνου μεταγωγής Για συμμετρική σχεδίαση αντιστροφέα: Κατώτερο όριο για το PDP: Επιθυμούμε μικρή τάση τροφοδοσίας και μικρή ενεργό χωρητικότητα φόρτου 27

28 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Ασκήσεις 28 Δυναμική συμπεριφορά των λογικών κυκλωμάτων MOS

29 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Άσκηση 1 – Εκφώνηση (προς λύση) 29 Μια λογική οικογένεια έχει γινόμενο καθυστέρησης-ισχύος ίσο με 100fJ. Αν μια λογική πύλη καταναλίσκει ισχύ 100μW, ποια είναι η αναμενόμενη καθυστέρηση μετάδοσης της λογικής πύλης;

30 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Άσκηση 2 – Εκφώνηση (προς λύση) 30 Ποιος είναι ο χρόνος ανόδου, ο χρόνος καθόδου και η μέση καθυστέρηση μετάδοσης της πύλης NMOS στο παρακάτω σχήμα, αν είναι C=0.5pF και V DD =5V;

31 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Άσκηση 3 – Εκφώνηση (προς λύση) 31 Ποια είναι τα μεγέθη των transistor στον αντιστροφέα NMOS με φόρτο τύπου αραίωσης, αν πρέπει να οδηγήσει μια χωρητικότητα 1pF, με μια μέση καθυστέρηση μετάδοσης ίση με 3ns; Να υποθέσετε ότι είναι V DD =3.0V και V OL =0.25V. Ποιοι είναι οι χρόνοι ανόδου και καθόδου για τον αντιστροφέα αυτό; Να χρησιμοποιήσετε V TNL =-3V (γ=0).

32 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Άσκηση 4 – Εκφώνηση Ποιος είναι ο χρόνος ανόδου, ο χρόνος καθόδου και η καθυστέρηση μετάδοσης για ένα αντιστροφέα CMOS ελαχίστου μεγέθους, στον οποίο και οι δύο λόγοι W/L είναι 2/1; Να υποθέσετε μία χωρητικότητα φορτίου ίση με 0.5pF και V DD =3.3V. 32

33 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Άσκηση 4 – Λύση Από την εξίσωση 8.14 (Μικροηλεκτρονική, Richard C. Jaeger, σελ.445) έχουμε: Αντικαθιστώντας τις τιμές και με την βοήθεια του πίνακα έχουμε: 33 NMOSPMOS V TO 1V-1V γ0.50 V 1/ V 1/2 2φF2φF 0.60V0.70V Κ΄25μA/V 2 10μA/V 2

34 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Άσκηση 5 – Εκφώνηση Ποιά είναι τα μεγέθη των transistor σε ένα αντιστροφέα CMOS, αν πρέπει να οδηγήσει μια χωρητικότητα 1 pF με μία μέση καθυστέρηση μετάδοσης ίση με 3ns; Να σχεδιάσετε τον αντιστροφέα για ίσους χρόνους ανόδου και καθόδου. Να χρησιμοποιήσετε V DD =5V, V TN =1V και V TP =-1V. 34

35 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Άσκηση 5 – Λύση 35 Από την εξίσωση 8.14 (Μικροηλεκτρονική, Richard C. Jaeger, σελ.445) για W/L=1 έχουμε: Συνεπώς για να γίνουν και οι δύο χρόνοι ίσοι με 3 ns πρέπει:

36 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Άσκηση 6 – Εκφώνηση 36 Η πύλη NOR τριών εισόδων του παρακάτω σχήματος υλοποιείται με transistor που έχουν όλα W/L=2/1. Ποιά είναι η καθυστέρηση μετάδοσης για την πύλη αυτή, για μία χωρητικότητα φόρτου ίση με 400 fF; Να υποθέσετε ότι είναι V DD =5 V. Ποιά θα είναι η καθυστέρηση μετάδοσης του αντιστροφέα αναφοράς για C=400 fF;

37 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Άσκηση 6 – Λύση 37 Από την εξίσωση 8.14 (Μικροηλεκτρονική, Richard C. Jaeger, σελ.445) για τον αντιστροφέα με (W/L) N =2 και (W/L) P =5 έχουμε : Στην συγκεκριμένη πύλη το (W/L) N παραμένει 2 αλλά το (W/L) P γίνεται 2/3. Συνεπώς έχουμε:

38 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Άσκηση 7 – Εκφώνηση Να σχεδιάσετε την χαρακτηριστική ισχύος – καθυστέρησης για την οικογένεια αντιστροφέων CMOS που βασίζεται σε ένα αντιστροφέα στον οποίο είναι (W/L) N =(W/L) P. Να υποθέσετε ότι η χωρητικότητα φόρτου είναι C=0.2 pF. Να χρησιμοποιήσετε V DD =5 V και να μεταβάλετε την ισχύ αλλάζοντας τους λόγους W/L. 38

39 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Άσκηση 7 – Λύση 39 Από την εξίσωση 8.14 (Μικροηλεκτρονική, Richard C. Jaeger, σελ.445) για τον αντιστροφέα με (W/L) N =1 και (W/L) P =1 έχουμε : Το γινόμενο καθυστέρησης-ισχύος σ’ ένα αντιστροφέα είναι σταθερό και ισούται (εξ.8.24, Μικροηλεκτρονική, Richard C. Jaeger, σελ. 460) με: Η χαρακτηριστική ισχύος – καθυστέρησης δίνεται από την συνάρτηση και φαίνεται στο διάγραμμα στην επόμενη διαφάνεια

40 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Άσκηση 7 – Λύση 40

41 Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα 2008 – Καθηγητής Κωνσταντίνος Ευσταθίου Η διάλεξη έγινε στο πλαίσιο του προγράμματος EΠΕΑΕΚ II από το μεταπτυχιακό φοιτητή Παπαμιχαήλ Μιχαήλ για το μάθημα Ψηφιακά Ολοκληρωμένα Κυκλώματα και Συστήματα Καθηγητής Κωνσταντίνος Ευσταθίου © Πανεπιστήμιο Πατρών, Πολυτεχνική Σχολή Τμήμα Ηλεκτρολόγων Μηχανικών & Τεχνολογίας Υπολογιστών Τομέας Ηλεκτρονικής & Υπολογιστών, Εργαστήριο Ηλεκτρονικών Εφαρμογών


Κατέβασμα ppt "Διάλεξη 10 Δυναμική συμπεριφορά των λογικών κυκλωμάτων MOS."

Παρόμοιες παρουσιάσεις


Διαφημίσεις Google