Η παρουσίαση φορτώνεται. Παρακαλείστε να περιμένετε

Η παρουσίαση φορτώνεται. Παρακαλείστε να περιμένετε

1 ΗΥ120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" ΙCs 2 Υλοποιηση διακοπτων με MOS transistors DrainSource x = "low"x = "high" Ενας απλος διακοπτης ελεγχομενος απο την μεταβλητη.

Παρόμοιες παρουσιάσεις


Παρουσίαση με θέμα: "1 ΗΥ120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" ΙCs 2 Υλοποιηση διακοπτων με MOS transistors DrainSource x = "low"x = "high" Ενας απλος διακοπτης ελεγχομενος απο την μεταβλητη."— Μεταγράφημα παρουσίασης:

1

2 1 ΗΥ120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" ΙCs

3 2 Υλοποιηση διακοπτων με MOS transistors DrainSource x = "low"x = "high" Ενας απλος διακοπτης ελεγχομενος απο την μεταβλητη x V D V S NMOS transistor Gate Απλοποιημενο συμβολο ενος NMOS transistor V G Substrate (Body)

4 3 "Συμπληρωματικος Διακοπτης" Gate x = "high"x = "low" Ενας διακοπτης με την συμπληρωματικη συμπεριφορα Μπορει να θεωρηθει οτι ελεγχεται απο την μεταβλητη x´ V G V D V S PMOS transistor Απλοποιημενο συμβολο ενος PMOS transistor V DD DrainSource Substrate (Body)

5 4 NMOS και PMOS transistors σε λογικα κυκλωματα (a) NMOS transistor V G V D V S = 0 V V S =V DD V D V G Κλειστος διακοπτης οτανV G =V DD V D = 0 V Ανοικτος διακοπτης οτανV G = 0 V V D Ανοικτος διακοπτης οτανV G =V DD V D V Κλειστος διακοπτης οτανV G = 0 V V D =V DD V (b) PMOS transistor

6 5 Μια πυλη NOT με τεχνολογια ΝΜΟS (b) Απλοποιημενο κυκλωμα V x V f V DD xf (c) Γραφικα συμβολα xf R V x V f R + - (a) Πραγματικο Κυκλωμα 5 V

7 6 Μια πυλη NAND με τεχνολογια NMOS V f V DD (a) Κυκλωμα (c) Γραφικα Συμβολα (b) Πινακας Αληθειας ff x 1 x 2 f V x 2 V x 1 x 1 x 2 x 1 x 2

8 7 Μια πυλη NOR με τεχνολογια NMOS ΚυκλωμαΠινακας αληθειας Γραφικα συμβολα

9 8 Μια πυλη AND με τεχνολογια NMOS Κυκλωμα Γραφικα Συμβολα Πινακες Αληθειας f f x 1 x 2 f V f V DD A V x 1 V x 2 x 1 x 2 x 1 x 2 V

10 9 Μια πυλη ΟR με τεχνολογια NMOS Κυκλωμα Πινακας αληθειας Γραφικα συμβολα

11 10 Δομη μιας πυλης NMOS

12 11 Δομη μιας πυλης CMOS

13 12 H πυλη ΝΟΤ με τεχνολογια CMOS (a) Κυκλωμα V f V DD V x (b) Πινακας Αληθειας και καταστασης των Transistors on off on fx T 1 T 2 T 1 T 2

14 13 H πυλη NAND με τεχνολογια CMOS ΚυκλωμαΠινακας αληθειας και καταστασης των transistors

15 14 H πυλη NOR με τεχνολογια CMOS Κυκλωμα Πινακας αληθειας και καταστασης των transistors

16 15 H πυλη AND με τεχνολογια CMOS

17 16 Tι κανει αυτο το κυκλωμα?? f = x 1 ´+x 2 ´x 3 ´

18 17 Και αυτο?? F = x 1 ´ + x 4 ´(x 2 ´+x 3 ´)

19 18 Επιπεδα τασης σε ενα κυκλωμα NAND CMOS ΚυκλωμαΕπιπεδα τασης

20 19 Αντιστοιχιση επιπεδων τασης σε επιπεδα λογικης (b) Συμβολο πυλης και πινακας αληθειας ΘΕΤΙΚΗΣ ΛΟΓΙΚΗΣ f x 1 x 2 f x 1 x 2 (c) Συμβολο πυλης και πινακας αληθειας ΑΡΝΗΤΙΚΗΣ ΛΟΓΙΚΗΣ x 1 x 2 f f x 1 x 2 (a) Επιπεδα τασης L H L L H H L H H H H L V x 1 V x 2 V f

21 20 Ερμηνεια των επιπεδων λογικης (b) ΘΕΤΙΚΗ ΛΟΓΙΚΗ f x 1 x 2 f x 1 x 2 (c)ΑΡΝΗΤΙΚΗ ΛΟΓΙΚΗ x 1 x 2 f f x 1 x 2 (a)Επιπεδα τασης L H L L H H L H L L L H V x 1 V x 2 V f

22 21 ΟικογενειεςΨηφιακων Ολοκληρωμενων Κυκλωματων •Χαρακτηριζονται απο την τεχνολογια με την οποια υλοποιειται η βασικη πυλη της οικογενειας. •Οι πιο συνηθισμενες ειναι οι: –ΤΤL – Transistor-transistor Logic Σειρα 74ΧΧ –ECL – Emitter Coupled Logic Σειρα 10k ή 100k –MOS – Metal Oxide Semicoductor –NMOS – N-type MOS –CMOS – Complementary MOS Σειρα 4000ή ή 4500 –I 2 L – Integrated Injection Logic •Βαθμος ολοκληρωσης: –SSI – Small Scale Integration 10 gates/chip –MSI - Medium Scale Integration 100 gates/chip –LSI – Large Scale Integration 1000 gates/chip –VLSI – Very Large Scale Integration gates/chip –VHSI – Very High Scale Integration gates/chip

23 22 Παρασταση λογικων τιμων με επιπεδα τασης

24 23 Βασικα χαρακτηριστικα των οικογενειων ICs •Οικογ. Ταση τροφοδ. Επιπεδο τασης HIGH LOW TTL +5 V 2.4 … … 0.4 ECL -5.2 V … … -1.6 CMOS 3 … 15 V V DD 0 … 0.5 •Ειδικα χαρακτηριστικα: ΤΤL Schottky TTL LS TTL CMOS ECL 1.Δυνατοτητα οδηγησης Καταναλωση ισχυος (mW) Καθυστερηση διαδοσης (ns) Περιθωριο θορυβου

25 24 Ενα chip της σειρας74ΧΧ (a) Dual-inline package (b) Structure of 7404 chip V DD Gnd

26 25 Υλοποιηση της συναρτησης f = x 1 x 2 +x 3 x 2 ´ V DD x 1 x 2 x 3 f

27 26 Απλοποιηση Συναρτησεων

28 27 Απλοποιηση συναρτησεων με την βοηθεια του Χαρτη Karnaugh (Καρνώ) •Ο χαρτης Karnaugh αποτελειται απο τετραγωνα καθε ενα απο τα οποια αντιστοιχει σε εναν ελαχιστορο. Καθε συναρτηση μπορει να παρασταθει στον χαρτη Karnaugh. Με καταλληλες ομαδοποιησεις των τετραγωνων (δηλ. των ελαχιστορων) επιτυγχανεται η ελαχιστοποιηση της συναρτησης. •Για δυο μεταβλητες εχουμε x´y´x´y xy´xy m0m0 m1m1 m2m2 m3m3 x 0 1 y 0 1 x01x x01x01 F = xy x01x01 y 0 1 F = xy´+ xy +x´y = x + y xy´+xy = x(y+y´)=x x´y +xy = y(x´+x)=y

29 28 Σχεση διαγραμματων Venn – Χαρτη Καρνω y x y 0 1x01x01 xy´xy x´y Διαγραμμα Venn Χαρτης Καρνω => y´y´ x´x´ x´y´

30 29 Χαρτης Καρνω 3 μεταβλητων x´y´z´ xy´z´ 1 xy´zxyzxyz´ x´yz´x´yzx´y´z x01x01 yz <= Κωδικας Gray m6m6 m5m5 m4m4 m2m2 m3m3 m1m1 m0m0 m7m7 yz x01x01 x´yz´+ xyz´= yz´ x´y´z+x´yz+ xy´z+ xyz = z xy´z´+ xy´z+ xyz+ xyz´ = x x01x01 yz F=x´yz+x´y´z+xy´z´+xy´z= = x´y + xy´=x  y

31 30 Χαρτης Καρνω 3 μεταβλητων (2) x01x01 yz F=x´yz+xy´z´+xyz+xyz´= x01x01 yz F=x´z+x´y+xy´z+yz = yz x01x01 F(x,y,z)= Σ(0,2,4,5,6) => = yz + xz´ =x´y +z F = z´+xy´

32 31 Χαρτης Καρνω 4 μεταβλητων wx yz F = Σ (0,1,2,4,5,6,8,9,12,13,14)=> wx yz F = y´+w´z´+xz´ F= w´x´y´+ x´yz´+ w´xyz´+ wx´y´ F = x´z´+ x´y´+ w´yz´

33 32 Aπλοποιηση σε γινομενο αθροισματων wx yz F = Σ(0,1,2,5,9,10) F = x´z´+x´z´+w´y´z wx yz F´ = yz +wx +xz´=> F = (y´+z´)(w´+x´)(x´+z)

34 33 Aπλοποιηση σε γινομενο αθροισματων wx yz F = w´y´+ xy+wx´ wx yz F´= w´x´y + wxy´ => F=(w+x+y´)(w´+x´+y) F = (w+x+y´)(w´+x´+y)

35 34 Υλοποιηση με πυλες NAND και NOR •Εχουμε αποδειξει οτι οι πυλες NAND και NOR ειναι οικουμενικες, διοτι με αυτες μπορουμε να υλοποιησουμε τις βασικες πραξεις της αλγεβρας Boole δηλαδη την AND, την OR και την NOT. •Επισης ισχυουν και οι πιο κατω σχεσεις xyxy (xy)´=x´+y´ xyxy x'+y'  xyxy (x+y)'=x'y'  xyxy x'y' x x'  

36 35 Υλοποιηση αποκλειστικα με πυλες NAND •Ξεκιναμε απο αθροισμα γινομενων ή μετατρεπουμε την συναρτηση σε αθροισμα γινομενων. •Υλοποιουμε καθε γινομενo με μια πυλη NAND ("γινομενα" μιας μεταβλητης υλοποιουνται με NAND δυο εισοδων με τις δυο εισοδους ενωμενες) •Υλοποιουμε το αθροισμα με μια NAND

37 36 Παραδειγμα •Να υλοποιηθει η F(x,y,z)=Σ(0,6) αποκλειστικα με πυλες NAND •Βημα 1ο: Ελαχιστοποιηση με την βοηθεια του χαρτη Καρνω •Βημα 2ο: F(x,y,z) = x'y'z'+xyz' •Bημα 3ο yz x01x δεν γινεται ελαχιστοποιηση x' y' z' x y F

38 37 Υλοποιηση αποκλειστικα με πυλες NOR •Ξεκιναμε απο γινομενο αθροισματων ή μετατρεπουμε την συναρτηση σε γινομενο αθροισματων. •Υλοποιουμε καθε αθροισμα με μια πυλη NOR ("αθροισματα" μιας μεταβλητης υλοποιουνται με NOR δυο εισοδων με τις δυο εισοδους ενωμενες) •Υλοποιουμε το γινομενο με μια NOR 

39 38 Παραδειγμα •Να υλοποιηθει η F(x,y,z)=Π(1,2,3,4,5,7) αποκλειστικα με πυλες ΝΟR •Βημα 1ο: Ελαχιστοποιηση με την βοηθεια του χαρτη Καρνω •Βημα 2ο: F(x,y,z) = z'(x+y')(x'+y) •Bημα 3ο yz x01x x y' x' y z'

40 39 Αλλες διεπιπεδες υλοποιησεις •Πρωτο επιπεδο Δευτερο επιπεδο AND AND OR OR NAND NAND NOR NOR •Νεες μη εκφυλισμενες διεπιπεδες υλοποιησεις Ευθυ Δυικο AND – OR – INVERT OR – AND – INVERT NAND – AND NOR - OR AND – NOR OR - NAND

41 40 Παραδειγμα yz x01x AND-OR: F=x'y'z'+xyz' OR-AND: F=z'(x'+y)(x+y') AND – OR – INVERT: F = (z+x'y+xy')' AND – NOR : F = >> NAND – AND : F = z'(x'y)'(xy')' OR – AND – INVERT : F = [(x+y+z)(x'+y'+z)]' OR – NAND : F = >> NOR – OR : F = (x+y+z)'+(x'+y'+z)'

42 41 Χαρτης Karnaugh με αδιαφορους ορους •F(w,x,y,z) = Σ(1,3,7,11,15) •d(w,x,y,z) = Σ(0,2,5) = don't care terms (αδιαφοροι οροι) wx yz X X X F=yz+w'x' F=yz+w'z F=yz+w'x'z

43 42 ΣΥΝΔΥΑΣΤΙΚΗ ΛΟΓΙΚΗ •Υπαρχουν δυο κατηγοριες λογικων κυκλωματων –Τα συνδυαστικα (Combinatorial), και –Τα ακολουθιακα (Sequential) •Στα συνδυαστικα κυκλωματα οι εξοδοι σε δεδομενη χρονικη στιγμη εξαρτωνται αποκλειστικα και μονον απο τις εισοδους την στιγμη εκεινη (και οχι απο το παρελθον του κυκλωματος). •Στα ακολουθιακα κυκλωματα οι εξοδοι εξαρτωνται και απο την κατασταση των στοιχειων μνημης του κυκλωματος (δηλαδη απο την προηγουμενη ιστορια του κυκλωματος)

44 43 Συνδυαστικα κυκλωματα Συνδυαστικο κυκλωμα x1x2xnx1x2xn z1z2zmz1z2zm n μεταβλητες εισοδου m μεταβλητες εξοδου z i = f i (x 1, x 2,…, x n ) i= 1, 2, m • Με n εισοδους υπαρχουν 2 n δυνατοι συνδυασμοι τιμων εισοδου. • Για καθε δυνατο συνδυασμο εισοδων εχουμε ενα συνδυασμο τιμων εξοδου. • Η πληρης περιγραφη του κυκλωματος απαιτει τον προσδιορισμο m συναρτησεων Boole των n μεταβλητων, ή ισοδυναμα εναν πινακα αληθειας με 2 n γραμμες και m στηλες • Υποθετουμε οτι οι μεταβλητες εισοδου ειναι διαθεσιμες μαζι με το συμπληρωμα τους

45 44 Διαδικασια σχεδιασμου •Διατυπωση του προβληματος (σχεδιαστικου στοχου) •καθορισμος του αριθμου μεταβλητων εισοδου και εξοδου •Επιλογη συμβολων για την παρασταση των μεταβλητων εισοδου και εξοδου •Κατασκευη του πινακα αληθειας απο την διατυπωση του προβληματος •Απλοποιηση των m συναρτησεων Boole που αντιστοιχουν στις m εξοδους. Κριτηρια απλοποιησης: –Ελαχιστοποιηση αριθμου πυλων –ελαχιστοποιηση αριθμου εισοδων πυλης –ελαχιστοποιηση χρονου διαδοσης –ελαχιστοποιηση διασυνδεσεων –Ελαχιστοποιηση οδηγουμενων πυλων (Fan-out) •Σχεδιαση του λογικου διαγραμματος

46 45 Παραδειγμα: Σχεδιαση Αθροιστων •Η προσθεση ειναι μια βασικη πραξη: 0+0=0, 0+1=1+0=1 1+1 =10 •Εχουμε δυο ειδη αθροιστων: –Τον ημιαθροιστη (half-adder) με δυο εισοδους, που εκτελει την προσθεση δυο δυαδικων ψηφιων, και –τον πληρη αθροιστη (full-adder) με τρεις εισοδους,που εκτελει την προσθεση δυο δυαδικων ψηφιων και ενος κρατουμενου. •Σχεδιαση ημιαθροιστη Half- Adder xyxy S(um) C(ary) x y C S Απο τον πινακα αληθειας εχουμε: C = xy και S=xy'+x'y = x  y xyxy S C

47 46 Σχεδιαση πληρους αθροιστη Full Adder xyzxyz SCSC x y z C S yz x01x01 x01x S=x'y'z+x'yz'+xy'z'+xyz= = x'(y'z+yz')+x(y'z'+yz)= = x  y  z C=xy +x'yz+xy'z= xy+z(x'y+xy')=xy+z(x  y) xyxy SCSC z HA S C xyzxyz S1C1S1C1 S2C2S2C2

48 47 Παραδειγμα Σχεδιασης: Μετατροπη κωδικα •Διατυπωση προβληματος: Μετατροπη του BCD σε excess-3 •Πινακας Αληθειας abcd wxyz cd ab cd ab X X 1 0 X X X X 1 0 X X z=d' y= c'd'+cd = c  d cd ab X X 0 1 X X cd ab X X 1 1 X X x=bc'd'+b'd+b'c=b  (c+d) w=a+bd+bc =a+b(d+c)

49 48 Διαδικασια Αναλυσης συνδυαστικων κυκλωματων •Σταδια σχεδιασης: –περιγραφη λειτουργιας –ευρεση συναρτησεων Βoole εξοδων –κατασκευη λογικου διαγραμματος •Αναλυση ειναι η αντιστροφη λειτουργια: –διδεται το λογικο διαγραμμα –εξάγονται οι συναρτησεις Boole των εξοδων – ευρισκεται η λειτουργια του κυκλωματος ή επαληθευεται η υποτιθεμενη λειτουργια του.

50 49 Διαδικασια Αναλυσης 1.Συνδυαστικο ή ακολουθιακο?? (εχει μνημη ή οχι?) 2.Εξαγωγη συναρτησεων Boole των εξοδων 1.Βαζουμε συμβολα τις εισοδους 2.Βαζουμε συμβολα στις εξοδους των πυλων πρωτου (n-στου) επιπεδου. Βρισκουμε τις αντιστοιχες συναρτησεις Boole 3.GO TO (2), μεχρι να φτασουμε στις εξοδους. 4.Εκφραζουμε τις εξοδους συναρτησει των εισοδων με επανειλημμένες αντικαταστασεις F1F1 F2F2 abcabc Τ2Τ1Τ2Τ1 F' 2 T3T3 abacbcabacbc T 2 =abc T 1 =a+b+c F 2 =ab+ac+bc=Carry(a,b,c) T 3 =T 1 F 2 ' F 1 = T 3 +T 2 = T 1 F 2 '+T 2 = =abc+(a+b+c)(ab+ac+bc)'= =a'bc'+a'b'c+ab'c'+abc= =c'(a  b)+c(a  b)' = = a  b  c =SUM(a,b,c)

51 50 Διαδικασια Αναλυσης (συνεχεια) 1.Συνδυαστικο ή ακολουθιακο?? (εχει μνημη ή οχι?) 2.Ευρεση πινακα αληθειας 1.Αν n ο αριθμος των εισοδων σχηματιζουμε τους 2 n δυνατους συνδυασμους 0 και 1 γραφοντας τους δυαδικους απο το 0 εως 2 n Δινουμε ονοματα σε επιλεγμενες εξοδους πυλων 3.Βρισκουμε τον πινακα αληθειας των εξοδων των πυλων που εχουν εισοδους μονο μεταβλητες εισοδου, κατοπιν των πυλων που εχουν εισοδους τις εξοδους αυτες κ.ο.κ μεχρι να φτασουμε στις τελικες εξοδους abc F 2 F' 2 T 1 T 2 T 3 F F1F1 F2F2 abcabc Τ2Τ1Τ2Τ1 F' 2 T3T3 abacbcabacbc SUMCarry

52 51 Κυκλωματα πολλαπλων επιπεδων με πυλες NAND •Ειδαμε πως γινεται η διεπιπεδη υλοποιηση με πυλες NAND των συναρτησεων Boole. • => => •Τωρα θα δουμε πως γινεται η υλοποιηση με πυλες NAND πολλαπλων επιπεδων. •Απο την οικουμενικοτητα της πυλης NAND εχουμε: xyxy x+yxyxy x' y' (x'y')'=x+y

53 52 Κυκλωματα πολλαπλων επιπεδων με πυλες NAND (2) 1.Μετατροπη των AND,OR και ΝΟΤ σε εκφρασεις με πυλες NAND •Πολυπλοκο 2.Μετατροπη του λογικου διαγραμματος σε διαγραμμα με πυλες μονο NAND 1.Υλοποιουμε το λογικο διαγραμμα με τις βασικες πυλες AND, OR και ΝΟΤ. 2.Σχεδιαζουμε δευτερο λογικο διαγραμμα οπου αντικαθιστουμε τις πυλες AND, OR και ΝΟΤ με τα ισοδυναμα τους συναρτησει της NAND. 3.Απαλειφουμε ζευγη αντιστροφεων εν σειρα. Απαλειφουμε αντιστροφεις με εισοδους τις μεταβλητες εισοδου του κυκλωματος και στην θεση τους βαζουμε το συμπληρωμα της εισοδου xyxy x+y x' y' (x'y')'=x+y

54 53 Παραδειγμα πολυεπιπεδης υλοποιησης με πυλες NAND •Διδεται η F = a(b+cd)+bc' Η βασικη δομη της ειναι αθροισμα ορων •Υλοποιηση με AND, OR και ΝΟΤ c d b a b c' F c d b' a b c'

55 54 Παραδειγμα πολυεπιπεδης υλοποιησης με πυλες NAND (2) •Τελικα λαμβανουμε το ακολουθο κυκλωμα με πυλες NAND μονο c d b a b c' F c d b' a b c' F

56 55 2o Παραδειγμα πολυεπιπεδης ολοκληρωσης με πυλες NAND •Αυτη τη φορα η συναρτηση ειναι γινομενο ορων: F=(a+b')(cd+e) c d e a b' F a' b e' cdcd c d e' a' b

57 56 Αναλυση κυκλωματων πολλαπλων επιπεδων με NANDs •H ευρεση της εξοδου ενος τετοιου κυκλωματος ειναι επιπονη. •Η διαδικασια απλοποιειται αν πρωτα μετατρεψουμε το κυκλωμα σε κυκλωμα με πυλες AND, OR και ΝΟΤ F c d b a b c' c d b' a b c' F F c d b a b c' F=bc'+a(b+cd)

58 57 Οι Συναρτησεις ΧΟR {  } και XNOR {  } •Ιδιοτητες των συναρτησεων  και  : –x  y = xy'+x'y και x  y=xy+x'y' –x  y = y  x –x  (y  z) = (x  y)  z = x  y  z –(x  y)' = x  y –x  0=x, x  x=0, x  y'=(x  y)'= x  y –x  1=x', x  x'=1, x'  y =(x  y)'= x  y –Δεν ειναι οικουμενικες x y F= x  y F x y F xy' x'y

59 58 Οι Συναρτησεις  n και  n •ΟΡΙΣΜΟΙ: •Η  n ειναι μια συναρτηση n μεταβλητων με 2 n /2 ελαχιστορους (- τους μισούς) οι οποιοι εχουν περιττο αριθμο 1s (ασσων). (π.χ. για n=4 o ελαχιστορος w'x'y'z, o οποιος γινεται 1 για wxyz=0001 εχει περιττο αριθμο 1s). •H  n ειναι μια συναρτηση n μεταβλητων με 2 n /2 ελαχιστορους (- τους μισούς) οι οποιοι εχουν αρτιο αριθμο 0s (μηδενικων). (π.χ. για n=4 o ελαχιστορος w'x'yz, o οποιος γινεται 1 για wxyz=0011 εχει αρτιο αριθμο 0s).

60 59 Παραδειγμα για N=4 •Οι χαρτες Karnaugh των συναρτησεων  n και  n φαινονται πιο κατω yz wx yz wx F 1 (w,x,y,z)= =Σ(1,2,4,7,8,11,13,14)= =w'x'y'z+w'x'yz'+w'xy'z'+ +w'x'yz+wxy'z+wxyz'+ +wx'y'z'+wx'yz= =w  x  y  z F 2 (w,x,y,z)= =Σ(0,3,5,6,9,10,12,15)= =w'x'y'z'+w'x'yz+w'xy'z+ +w'xyz'+wx'y'z'+wxyz+ +wx'y'z+wx'yz'= =w  x  y  z Περιττοι ασσοι Αρτια μηδενικα

61 60 Ιδιοτητες των συναρτησεων  n και  n •Για n=περιττο δηλαδη n=2k+1: –Οι ελαχιστοροι με περιττο αριθμο ασσων εχουν αρτιο αριθμο μηδενικων. –Αυτο συνεπαγεται οτι  2k+1 =  2k+1 –x  y  z = x  y  z. •Για n = αρτιο δηλαδη για n = 2k: –Οι ελαχιστοροι με περιττο αριθμο ασσων εχουν περιττο αριθμο μηδενικων δηλαδη δεν συμπιπτουν με τους ελαχιστορους με αρτιο αριθμο μηδενικων. –Αυτο συνεπαγεται οτι  2k =(  2k )' –x  y = (x  y)' και w  x  y  z = (w  x  y  z)' (δες προηγουμενο παραδειγμα)

62 61 Παραδειγμα χρησιμοποιησης των XOR και XNOR πολλων μεταβλητων •Σχεδιαση γεννητριας και ελεγκτη ισοτιμιας (parity generator and checker) •Διατυπωση προβληματος: Να κατασκευασθει μια γεννητρια περιττης ισοτιμιας και ενας ελεγκτης ισοτιμιας για μηνυματα των 3 bits.(3 data bits και ενα parity bit) •To P=1 αν το xyz εχει αρτιο • Το C=0 αν ο αριθμος ασσων αριθμο ασσων, δηλ.ειναι P=0 στο xyzP ειναι περιττος αν το xyz εχει περιττο # ασσων (περιττη ισοτιμια) Γεννητρια περιττης ισοτιμιας xyzxyz P Ελεγκτης περιττης ισοτιμιας C C=0 => OK

63 62 Σχεδιαση Γεννητριας και Ελεγκτη Ισοτιμιας •Γεννητρια περιττης ισοτιμιας: Απο την διατυπωση στο τελος του προηγουμενου slide προκυπτει οτι –P = (x  y  z)' (το P = 0 οταν το xyz εχει περιττο αριθμο ασσων) –P = (x  y  z)'= (x  y  z)'= x  y  z' = (x  y)  z = x  y  z  0 •Eλεγκτης περιττης ισοτιμιας: Απο την διατυπωση στο τελος του προηγουμενου slide προκυπτει οτι: –C = (P  x  y  z)'=P  x  y  z x y z'  P P xyzxyz xyzPxyzP C xyzxyz P---• 0---• • Γεννητρια/Ελεγκτης Ελεγκτης Ισοτιμιας

64 63 7 Segment displays •Χρησιμοποιειται για την παρασταση των δεκαδικων ψηφιων. Αποτελειται απο 7 LEDs (light emmitting diodes). H αφη των LEDs ελεχεται απο ενα λογικο κυκλωμα με εισοδους τα 4 δυαδικα ψηφια του κωδικα BCD και 7 εξοδους 7 segment display driver wxyzwxyz FaFgFaFg a b e c g f d

65 64 Σχεδιαση του οδηγου του ενδεικτη 7 σημειων •Διατυπωση του προβληματος: Εχει γινει στο προηγουμενο slide •Ευρεση της συναρτησης Boole για την εξοδο F a η οποια ελεγχει την LED a. •Πινακας Αληθειας •# wxyz F a • • • • • • • • • • wx yz X X X F a = w+y+xz+x'z' = w+y+x  z

66 65 yz x01x


Κατέβασμα ppt "1 ΗΥ120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" ΙCs 2 Υλοποιηση διακοπτων με MOS transistors DrainSource x = "low"x = "high" Ενας απλος διακοπτης ελεγχομενος απο την μεταβλητη."

Παρόμοιες παρουσιάσεις


Διαφημίσεις Google