Kαταχωρητές και Μετρητές (Registers και Counters)

Slides:



Advertisements
Παρόμοιες παρουσιάσεις
Καταχωρητες, Μετρητες, Μνημες (Registers, counters, RAMs)
Advertisements

Ασύγχρονοι Απαριθμητές
Συνδυαστικά Κυκλώματα
Εισαγωγή στις Τεχνολογίες της Πληροφορικής και των Επικοινωνιών
Το υλικο του Υπολογιστη
Αρχιτεκτονική Υπολογιστών Γλώσσες Μηχανής
συγχρονων ακολουθιακων κυκλωματων
ΕΣ 08: Επεξεργαστές Ψηφιακών Σημάτων © 2006 Nicolas Tsapatsoulis Η Αρχιτεκτονική των Επεξεργαστών Ψ.Ε.Σ Τμήμα Επιστήμη και Τεχνολογίας Τηλεπικοινωνιών.
ΕΝΟΤΗΤΑ 14η Συστήματα Μετρήσεων και Μικροελεγκτές
Μνήμη και Προγραμματίσιμη Λογική
Kαταχωρητες και Μετρητες (Registers και Counters)
Λύση: Multicycle υλοποίηση Single-cyle υλοποίηση: Διάρκεια κύκλου ίση με τη μεγαλύτερη εντολή-worst case delay (εδώ η lw) = χαμηλή.
ΑΕΠΠ 2ο Κεφάλαιο: Βασικές Έννοιες Αλγορίθμων
Εισαγωγικές Έννοιες Διδάσκοντες: Σ. Ζάχος, Δ. Φωτάκης Επιμέλεια διαφανειών: Δ. Φωτάκης Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Εθνικό Μετσόβιο.
ΗΥ 120 Αλγοριθμικες μηχανες καταστασεως
Άλγεβρα Boole και Λογικές Πύλες
ΕΝΟΤΗΤΑ 7Η ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΤΗΣ ΤΥΠΙΚΗΣ ΛΟΓΙΚΗΣ
Η αλληλουχία των ενεργειών δεν είναι πάντα μία και μοναδική!!!
Ακολουθιακά Ψηφιακά Κυκλώματα
4. Συνδυαστική Λογική 4.1 Εισαγωγή
ΕΝΟΤΗΤΑ 9η Βασικές τεχνικές εισόδου/εξόδου δεδομένων
ΕΝΟΤΗΤΑ 8η Μετατροπείς Αναλογικού Σήματος σε Ψηφιακό (ADC)
6.1 Καταχωρητές Ένας καταχωρητής είναι μια ομάδα από f/f αλλά μπορεί να περιέχει και πύλες. Καταχωρητής των n ψηφίων αποτελείται από n f/f. Καταχωρητής.
ΑΡΧΙΤΕΚΤΟΝΙΚΗ & ΟΡΓΑΝΩΣΗ ΥΠΟΛΟΓΙΣΤΩΝ Κεφάλαιο 1 Εισαγωγή
συγχρονων ακολουθιακων κυκλωματων
Συγχρονα Ακολουθιακα Κυκλωματα Flip-Flops Καταχωρητες
Συνδυαστικά Κυκλώματα
ΜΟΝΑΔΑ ΕΛΕΓΧΟΥ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ
Διδακτική της Πληροφορικής ΗΥ302 Εργασία :Παρουσίαση σχολικού βιβλίου Γ’ Λυκείου Τεχνολογικής Κατεύθυνσης «Ανάπτυξη εφαρμογών σε προγραμματιστικό περιβάλλον»
Τα χαρακτηριστικά των επεξεργαστών By ΔΙΟΝΥΣΗ ΣΚΕΓΙΑ ΕΠΑ-Λ ΚΡΕΣΤΕΝΩΝ!
Συγχρονα Ακολουθιακα Κυκλωματα Flip-Flops Καταχωρητες
Λογικές πύλες Λογικές συναρτήσεις
Συνδυαστικά Κυκλώματα (Combinational Circuits)
ΗΥ-220 Verilog HDL. Τα βασικά.... ΗΥ-220 – Ιάκωβος Μαυροειδής2 Βασική Ροή Σχεδίασης Requirements SimulateRTL Model Gate-level Model Synthesize SimulateTest.
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων
ΧΡΟΝΟΙ ΕΓΚΑΘΙΔΡΥΣΗΣ (SETUP) ΚΑΙ ΚΡΑΤΙΣΗΣ (HOLD) Για τη σωστή λειτουργία των flip/flops πρέπει να ικανοποιούνται οι set-up και hold time απαιτήσεις Set-up.
ΠΑΡΑΔΕΙΓΜΑ: ΤΑ ΕΠΙΠΕΔΑ ΥΛΙΚΟΥ – ΛΟΓΙΣΜΙΚΟΥ ΣΕ ΕΝΑΝ ΥΠΟΛΟΓΙΣΤΗ.
ΕΙΣΑΓΩΓΗ μέρος 2 ΜΙΚΡΟΕΛΕΓΚΤΕΣ - ΜΙΚΡΟΕΠΕΞΕΡΓΑΣΤΕΣ Π. ΚΩΣΤΑΡΑΚΗΣ Β. ΧΡΙΣΤΟΦΙΛΑΚΗΣ ΤΜΗΜΑ ΦΥΣΙΚΗΣ ΠΑΝΕΠΙΣΤΗΜΙΟ ΙΩΑΝΝΙΝΩΝ.
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ 1 Διάλεξη 12: Διάλεξη 12: Καταχωρητές - Μετρητές Δρ Κώστας Χαϊκάλης.
Καταχωρητές (Registers) (1/3) Εισαγωγή στην Πληροφορκή1 Οι Καταχωρητές (Registers) είναι ειδικές θέσεις μνήμης υψηλής ταχύτητας που χρησιμοποιούνται για.
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ Διάλεξη 8: Ολοκληρωμένα κυκλώματα – Συνδυαστική λογική – Πολυπλέκτες – Κωδικοποιητές - Αποκωδικοποιητές Δρ Κώστας Χαϊκάλης ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ.
Έβδομο μάθημα Ψηφιακά Ηλεκτρονικά.
Ένατο μάθημα Ψηφιακά Ηλεκτρονικά.
ΑΛΓΟΡΙΘΜΟΣ ΠΡΟΒΛΗΜΑ ΑΛΓΟΡΙΘΜΟΣ ΛΥΣΗ
Single-cyle υλοποίηση:
MIPS: Σύνολο εντολών, γλώσσα μηχανής & μεθοδολογία σχεδίασης
αναγκαίο κακό ή δώρο εξ’ ουρανού;
ΑΚΟΛΟΥΘΙΑΚΑ ΣΤΟΙΧΕΙΑ.
Διάλεξη 11: Ανάλυση ακολουθιακών κυκλωμάτων Δρ Κώστας Χαϊκάλης
SR latch R Q S R Q Q’ Q’ S.
Πίνακες διέγερσης Q(t) Q(t+1) S R X X 0
Χειμερινό εξάμηνο 2017 Πέμπτη διάλεξη
Μηχανοτρονική Μάθημα 9ο “ψηφιακά ηλεκτρονικά”
Λογικές πύλες και υλοποίηση άλγεβρας Boole ΑΡΒΑΝΙΤΗΣ ΚΩΝΣΤΑΝΤΙΝΟΣ(ΣΥΝΕΡΓΑΤΕΣ):ΔΗΜΗΤΡΙΟΣ ΔΑΒΟΣ- ΜΑΡΙΑ ΕΙΡΗΝΗ KAΛΙΑΤΣΗ-ΦΡΑΤΖΕΣΚΟΣ ΒΟΛΤΕΡΙΝΟΣ… ΕΠΠΑΙΚ ΑΡΓΟΥΣ.
Single-cyle υλοποίηση:
Β.ΕΠΑΛ-Γενικής Παιδείας  ΜΑΘΗΜΑ: Εισαγωγή στης αρχές Επιστήμης των Η/Υ  ΚΕΦΑΛΑΙΟ 4: Γλώσσες Αναπαράστασης Αλγορίθμων  ΕΝΟΤΗΤΑ 4.2: Δομή Ακολουθίας 
Ένα ακολουθιακό κύκλωμα καθορίζεται από τη χρονική ακολουθία των ΕΙΣΟΔΩΝ, των ΕΞΟΔΩΝ και των ΕΣΩΤΕΡΙΚΩΝ ΚΑΤΑΣΤΑΣΕΩΝ ΣΥΓΧΡΟΝΑ: Οι αλλαγές της κατάστασης.
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
Ενότητα Γ7.3.8(Προβλήματα Ακολουθιακής Δομής )
Εργασίες 9ου – 10ου Εργαστηρίου
ΗΜΥ 210: Λογικός Σχεδιασμός
ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2008
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
ΒΟΗΘΗΤΙΚΑ ΣΤΟΙΧΕΙΑ – Λειτουργία του JK Flip-Flop
Single-cyle υλοποίηση:
Ψηφιακή Σχεδίαση Morris Mano &Michael D. Ciletti
Single-cyle υλοποίηση:
Καταχωρητής Ι3 Α3 D Ι2 Α2 D Ι1 Α1 D Ι0 Α0 D CP.
Μεταγράφημα παρουσίασης:

Kαταχωρητές και Μετρητές (Registers και Counters) ΚΕΦΑΛΑΙΟ 5 Kαταχωρητές και Μετρητές (Registers και Counters) Κεφάλαιο 5 - Μετρητές και Καταχωρητές

Kαταχωρητές και Μετρητές (Registers και Counters) S0 F0 S1 F1 S2 F2…. Kαταχωρητές Κεφάλαιο 5 - Μετρητές και Καταχωρητές

Κεφάλαιο 5 - Μετρητές και Καταχωρητές Περιεχόμενα 5.1 Kαταχωρητές και Μετρητές(Registers και Counters) 5.2 Καταχωρητές 5.3 Kαταχωρητές Oλίσθησης (Shift Registers) 5.4 Μετρητές Ριπής (ripple counters) 5.5 Σύχρονοι Μετρητές 5.6 Άλλοι Κεφάλαιο 5 - Μετρητές και Καταχωρητές

5.1 Καταχωρητές/Μετρητές Περιέχουν n FFs μέγιστος αριθμός καταστάσεων; … επόμενη κατάσταση ορίζεται από σήμα(τα) εισόδου παρούσα κατάσταση συνδυασμός τυπικά περιλαμβάνουν CLEAR/RESET, CLOCK Μετρητές παράγουν μια προκαθορισμένη σειρά καταστάσεων Έννοια ιεραρχίας (χρήση blocks) Κεφάλαιο 5 - Μετρητές και Καταχωρητές

5.2 4-bit Καταχωρητής (4ins/4outs) Κεφάλαιο 5 - Μετρητές και Καταχωρητές

5.2 Clock Gating για διατήρησης προηγούμενη κατάσταση -κακό στυλ σχεδιασμού -clock skew Κεφάλαιο 5 - Μετρητές και Καταχωρητές

5.2 4-bit Καταχωρητής με παράλληλη ενημέρωση (όχι cg) Κεφάλαιο 5 - Μετρητές και Καταχωρητές

5.3 Kαταχωρητές Oλίσθησης (Shift Registers) Έξοδος ενος FF είσοδος σε αλλο FF Κεφάλαιο 5 - Μετρητές και Καταχωρητές

5.3 Σειριακή Μεταφορά Δεδομένων CG

5.3 Σειριακή vs Παράλληλη Επεξεργασία Πιο αποδοτική(γρήγορη) παράλληλη Πιο λιγά σύρματα\λογική σειριακή Κεφάλαιο 5 - Μετρητές και Καταχωρητές

5.3 Παράδειγμα Πρόσθεση Αριθμών Παράλληλη Λύση Σειριακή Λύση Σύγκριση Κεφάλαιο 5 - Μετρητές και Καταχωρητές

5.3 Σειριακή Πρόσθεση Αριθμών (με clock gating) Κεφάλαιο 5 - Μετρητές και Καταχωρητές

5.3 Σειριακός Αλγόριθμος X+Y Shift-in X στο Β Clear καταχωρητή Α και Carry FF Πρόσθεσε Β στο 0/Shiftin Y στο Β μετακίνα Χ στο Α Β περιέχει το Υ Πρόσθεση Α+Β Πόσους κύκλους/βήματα; Διάγραμμα καταστάσεων/Υλοποίηση Κεφάλαιο 5 - Μετρητές και Καταχωρητές

5.3 Shift Register με παράλληλη ενημέρωση χωρίς clock gating Κεφάλαιο 5 - Μετρητές και Καταχωρητές

5.3 Oλισθητής Δυο Κατευθύνσεων (Bidirectional Shifter) Κεφάλαιο 5 - Μετρητές και Καταχωρητές

Κεφάλαιο 5 - Μετρητές και Καταχωρητές 5.4 Mετρητές (Counters) Παίρνουν από προκαθορισμένες καταστάσεις όταν υπάρχει παλμός στην είσοδο οχι απαραίτητα στην σειρά και όλες τιμές 0,1..2n-1 Δεν έχουν σήματα εισόδου εκτός από ρολόι Ασύχρονοι παλμοί εισόδου όχι μόνο από ρολοι (εξόδοι FF) Mετρητές Ριπής (ripple counters) Σύγχρονοι παλμοί εισόδου από ρολόι Δυαδικοί μετρητές Κεφάλαιο 5 - Μετρητές και Καταχωρητές

5.4 Μετρητές Ριπής (ripple counters) Αρχική Κατάσταση 0000 Έξοδος FFi είσοδος ρολογιού στο FFi+1 Όλα JK είσοδοι στο 1 Αρνητική ακμή προκαλεί αλλαγή Ριπή(rippling) όταν έχουμε 111s όχι όλες οι αλλαγές ταυτόχρονα κρίσιμο μονοπάτι;;;;;; συνάρτηση αριθμού FF πόσο γρήγορο το ρόλοι;;;; Κεφάλαιο 5 - Μετρητές και Καταχωρητές

Κεφάλαιο 5 - Μετρητές και Καταχωρητές 5.5 Σύχρονοι Μετρητές Μεθοδολογία Σχεδιασμού Σύχρονων Ακολουθιακών Κυκλωμάτων για μικρούς μετρητές ιεραρχία/κατανόηση για μεγάλους Κεφάλαιο 5 - Μετρητές και Καταχωρητές

5.5 Πίνακας Καταστάσεων και Εξισώσεις Εισόδου με JK FFs Κεφάλαιο 5 - Μετρητές και Καταχωρητές

Κεφάλαιο 5 - Μετρητές και Καταχωρητές 5.5 Eξισώσεις J0= 1 K0= 1 J1= Q0 K1= Q0 J2= Q0 Q1 K2= Q0 Q1 J3= Q2Q0 Q1 K3= Q2Q0 Q1 Kατανόηση: ένα FF αλλάζει από όταν όλα τα προηγούμενα bits είναι 1 Ji= Ki= Κεφάλαιο 5 - Μετρητές και Καταχωρητές

Σύγχρονος μετρητής με enable

5.5 Σύγχρονος μετρητής με D FFs Di=Qi(Q0Q1..Qi-1EN) Serial Gating Parallel Gating

Σύγχρονος μετρητής με enable και parallel load Xρήσιμοι για υλοποίηση ροής ελέγχου για προέκταση

5.6 ΒCD μετρητής με Δυαδικό μετρητή

5.6 ΒCD μετρητής (Πίνακας Καταστάσεων)

5.6 ΒCD μετρητής με Τ FFs

5.6 Μετρητές και Αχρησιμοποίητες Καταστάσεις JA= B KA=B JB= C KB=1 Jc= B’ Kc=1