Έλεγχος Ορθής Λειτουργίας VLSI Κυκλωμάτων σε Υπομικρονικές Τεχνολογίες με Παρατήρηση του Ρεύματος Ηρεμίας I DDQ Έλεγχος Ορθής Λειτουργίας VLSI Κυκλωμάτων σε Υπομικρονικές Τεχνολογίες με Παρατήρηση του Ρεύματος Ηρεμίας I DDQ Τοποθέτηση του Προβλήματος: Καθώς οι διαστάσεις στις Τεχνολογίες CMOS μειώνονται (νανοτεχνολογίες) η αποτελεσματικότητα των τεχνικών ελέγχου με παρατήρηση του ρεύματος ηρεμίας (I DDQ ) φαίνεται να περιορίζεται διότι: το ρεύμα διαρροής των τρανζίστορ στην κανονική λειτουργία αυξάνει, ενώ μειώνεται η διαφορά του από το ρεύμα διαρροής παρουσία σφάλματοςτο ρεύμα διαρροής των τρανζίστορ στην κανονική λειτουργία αυξάνει, ενώ μειώνεται η διαφορά του από το ρεύμα διαρροής παρουσία σφάλματος ο αριθμός των τρανζίστορ/chip αυξάνει δραματικά, αυξάνοντας ακόμη περισσότερο το ρεύμα κανονικής λειτουργίαςο αριθμός των τρανζίστορ/chip αυξάνει δραματικά, αυξάνοντας ακόμη περισσότερο το ρεύμα κανονικής λειτουργίας Αποτέλεσμα: Αδυναμία διάκρισης μεταξύ κανονικής και εσφαλμένης λειτουργίας με βάση το ρεύμα διαρροής. Καθώς οι διαστάσεις στις Τεχνολογίες CMOS μειώνονται (νανοτεχνολογίες) η αποτελεσματικότητα των τεχνικών ελέγχου με παρατήρηση του ρεύματος ηρεμίας (I DDQ ) φαίνεται να περιορίζεται διότι: το ρεύμα διαρροής των τρανζίστορ στην κανονική λειτουργία αυξάνει, ενώ μειώνεται η διαφορά του από το ρεύμα διαρροής παρουσία σφάλματοςτο ρεύμα διαρροής των τρανζίστορ στην κανονική λειτουργία αυξάνει, ενώ μειώνεται η διαφορά του από το ρεύμα διαρροής παρουσία σφάλματος ο αριθμός των τρανζίστορ/chip αυξάνει δραματικά, αυξάνοντας ακόμη περισσότερο το ρεύμα κανονικής λειτουργίαςο αριθμός των τρανζίστορ/chip αυξάνει δραματικά, αυξάνοντας ακόμη περισσότερο το ρεύμα κανονικής λειτουργίας Αποτέλεσμα: Αδυναμία διάκρισης μεταξύ κανονικής και εσφαλμένης λειτουργίας με βάση το ρεύμα διαρροής. Η προταθείσα λύση: Αντιστάθμιση του ρεύματος ηρεμίας κανονικής λειτουργίας ώστε να μπορεί να διακριθεί και μικρή διαρροή ρεύματος λόγω της παρουσίας σφάλματος. Μεθοδολογία: Κατάτμηση του υπό έλεγχο κυκλώματος σε δύο υποκυκλώματα και χρήση του ρεύματος ηρεμίας του ενός για αντιστάθμιση του ρεύματος ηρεμίας του άλλου κατά την εφαρμογή του ελέγχου I DDQ και αντίστροφα. Αντιστάθμιση του ρεύματος ηρεμίας κανονικής λειτουργίας ώστε να μπορεί να διακριθεί και μικρή διαρροή ρεύματος λόγω της παρουσίας σφάλματος. Μεθοδολογία: Κατάτμηση του υπό έλεγχο κυκλώματος σε δύο υποκυκλώματα και χρήση του ρεύματος ηρεμίας του ενός για αντιστάθμιση του ρεύματος ηρεμίας του άλλου κατά την εφαρμογή του ελέγχου I DDQ και αντίστροφα. Για την ανάδειξη της αποτελεσματικότητας της μεθόδου σχεδιάστηκε και κατασκευάστηκε το πειραματικό κύκλωμα του οποίου το διάγραμμα βαθμίδων φαίνεται στο σχήμα. Αποτελείται από: Το υπό έλεγχο ψηφιακό κύκλωμα, το οποίο είναι εσωτερικά χωρισμένο σε δύο υποκυκλώματα.Το υπό έλεγχο ψηφιακό κύκλωμα, το οποίο είναι εσωτερικά χωρισμένο σε δύο υποκυκλώματα. Έναν προγραμματιζόμενο καθρέπτη ρεύματος ο οποίος μπορεί να τεθεί σε 46 καταστάσεις.Έναν προγραμματιζόμενο καθρέπτη ρεύματος ο οποίος μπορεί να τεθεί σε 46 καταστάσεις. Έναν συγκριτή, ο οποίος χρησιμοποιείται σαν αισθητήρας ρεύματος για την ανίχνευση των εσφαλμένων ρευμάτων.Έναν συγκριτή, ο οποίος χρησιμοποιείται σαν αισθητήρας ρεύματος για την ανίχνευση των εσφαλμένων ρευμάτων. Ένα κύκλωμα εξομοίωσης σφάλματος με το οποίο εισάγουμε τεχνητά σφάλματα βραχυκύκλωσης στο υπό έλεγχο κύκλωμα.Ένα κύκλωμα εξομοίωσης σφάλματος με το οποίο εισάγουμε τεχνητά σφάλματα βραχυκύκλωσης στο υπό έλεγχο κύκλωμα. Για την ανάδειξη της αποτελεσματικότητας της μεθόδου σχεδιάστηκε και κατασκευάστηκε το πειραματικό κύκλωμα του οποίου το διάγραμμα βαθμίδων φαίνεται στο σχήμα. Αποτελείται από: Το υπό έλεγχο ψηφιακό κύκλωμα, το οποίο είναι εσωτερικά χωρισμένο σε δύο υποκυκλώματα.Το υπό έλεγχο ψηφιακό κύκλωμα, το οποίο είναι εσωτερικά χωρισμένο σε δύο υποκυκλώματα. Έναν προγραμματιζόμενο καθρέπτη ρεύματος ο οποίος μπορεί να τεθεί σε 46 καταστάσεις.Έναν προγραμματιζόμενο καθρέπτη ρεύματος ο οποίος μπορεί να τεθεί σε 46 καταστάσεις. Έναν συγκριτή, ο οποίος χρησιμοποιείται σαν αισθητήρας ρεύματος για την ανίχνευση των εσφαλμένων ρευμάτων.Έναν συγκριτή, ο οποίος χρησιμοποιείται σαν αισθητήρας ρεύματος για την ανίχνευση των εσφαλμένων ρευμάτων. Ένα κύκλωμα εξομοίωσης σφάλματος με το οποίο εισάγουμε τεχνητά σφάλματα βραχυκύκλωσης στο υπό έλεγχο κύκλωμα.Ένα κύκλωμα εξομοίωσης σφάλματος με το οποίο εισάγουμε τεχνητά σφάλματα βραχυκύκλωσης στο υπό έλεγχο κύκλωμα. Πειραματικό Κύκλωμα: Απόκριση του κυκλώματος παρουσία σφάλματος Το διάγραμμα χρονισμού για τη λειτουργία του κυκλώματοςΗ τοπολογία του φυσικού σχεδίου του κυκλώματος Το φυσικό σχέδιο (layout) του κυκλώματος Το πειραματικό κύκλωμα σχεδιάστηκε και κατασκευάστηκε σε τεχνολογία CMOS 0.18 μm της STMicroelectronics. Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών Πανεπιστημίου Αθηνών Αγγελική Αραπογιάννη Τμήμα Πληροφορικής και Τηλεπικοινωνιών Πανεπιστημίου Αθηνών Γεώργιος Τσιατούχας Τμήμα Πληροφορικής Πανεπιστημίου Ιωαννίνων Γεώργιος Τσιατούχας Τμήμα Πληροφορικής Πανεπιστημίου Ιωαννίνων Salvador Mir ΤΙΜΑ, IMAG Grenoble Salvador Mir ΤΙΜΑ, IMAG Grenoble Με τη μερική υποστήριξη του Προγράμματος MEDEA+ T101 Σχετικές εργασίες: 1)“A New Scheme for Effective IDDQ Testing in Deep Submicron”, Y. TSIATOUHAS, Y. MOISIADIS, TH. HANIOTAKIS, D. NIKOLOS AND A. ARAPOYANNI, Proc. of IEEE Int. Workshop on Defect Based Testing (DBT’00), Montreal, April ) “Extending the Viability of IDDQ Testing in the Deep Submicron Era” Y. TSIATOUHAS, TH. HANIOTAKIS, D. NIKOLOS AND A. ARAPOYANNI, 3rd IEEE ISQED, March ) “A New Technique for IDDQ Testing in Nanometer Technologies” Y. TSIATOUHAS, Y. MOISIADIS, TH. HANIOTAKIS, D. NIKOLOS AND A. ARAPOYANNI, Elsevier Science, INTEGRATION the VLSI journal, vol 31/2, pp , Aug ) “An Embedded IDDQ Testing Architecture and Technique”, Y. Tsiatouhas, Th. Haniotakis and A. Arapoyanni, 4rd IEEE International Symposium on Quality Electronic Design (ISQED03), pp , March Σχετικές εργασίες: 1)“A New Scheme for Effective IDDQ Testing in Deep Submicron”, Y. TSIATOUHAS, Y. MOISIADIS, TH. HANIOTAKIS, D. NIKOLOS AND A. ARAPOYANNI, Proc. of IEEE Int. Workshop on Defect Based Testing (DBT’00), Montreal, April ) “Extending the Viability of IDDQ Testing in the Deep Submicron Era” Y. TSIATOUHAS, TH. HANIOTAKIS, D. NIKOLOS AND A. ARAPOYANNI, 3rd IEEE ISQED, March ) “A New Technique for IDDQ Testing in Nanometer Technologies” Y. TSIATOUHAS, Y. MOISIADIS, TH. HANIOTAKIS, D. NIKOLOS AND A. ARAPOYANNI, Elsevier Science, INTEGRATION the VLSI journal, vol 31/2, pp , Aug ) “An Embedded IDDQ Testing Architecture and Technique”, Y. Tsiatouhas, Th. Haniotakis and A. Arapoyanni, 4rd IEEE International Symposium on Quality Electronic Design (ISQED03), pp , March 2003.