Πρόγραμμα Κ. Καραθεοδωρή 2010

Παρουσίαση με θέμα: "Πρόγραμμα Κ. Καραθεοδωρή 2010"— Μεταγράφημα παρουσίασης:

1 Πρόγραμμα Κ. Καραθεοδωρή 2010
Τίτλος Έργου: Σχεδίαση Ψηφιακών Κυκλωμάτων για το Αριθμητικό Σύστημα Υπολοίπων Κωδικός Έργου: D.178 Διάρκεια Έργου: 15/1/2011 – 14/1/2014 (36 μήνες) Επιστ. Υπεύθυνος: Μπακάλης Δημήτρης, Επίκουρος Καθηγητής, Τμήμα Φυσικής Πανεπιστήμιο Πατρών Τρίτη, 19 Απριλίου 2016

2 Μέλη Ερευνητικής Ομάδας
Μπακάλης Δημήτρης   Επίκουρος Καθηγητής Τμήματος Φυσικής Βέργος Χαρίδημος   Καθηγητής Τμήματος Μηχανικών Η/Υ και Πληροφορικής Βασσάλος Ευάγγελος Διδάκτορας Τμήματος Φυσικής Πανεπιστήμιο Πατρών Τρίτη, 19 Απριλίου 2016

3 Σκοπός Έργου Σχεδίαση ψηφιακών ηλεκτρονικών κυκλωμάτων για το Αριθμητικό Σύστημα Υπολοίπων (Residue Number System) Πλεονεκτήματα Αριθμητικού Συστήματος Υπολοίπων: Παραλληλοποίηση αριθμητικής επεξεργασίας Πράξεις σε τελούμενα μικρότερου εύρους Εφαρμογές Ψηφιακή επεξεργασία σήματος και εικόνας Κρυπτογραφία Τηλεπικοινωνίες Συστήματα ανεκτικά σε σφάλματα Πανεπιστήμιο Πατρών Τρίτη, 19 Απριλίου 2016

4 Αποτελέσματα (Επιγραμματικά)
Αριθμητικά κυκλώματα υπολοίπων με μη πλεονάζουσες αναπαραστάσεις Πρόσθεσης/αφαίρεσης, πολ/σμού, τετραγωνισμού, κύβου Επαναδιαμορφώσιμης (reconfigurable) αρχιτεκτονικής Ευθείας και ανάστροφης μετατροπής Αριθμητικά κυκλώματα υπολοίπων με πλεονάζουσες αναπαραστάσεις Ευθείας και ανάστροφης μετατροπής (SUT RNS) Ανάστροφης μετατροπής (double-LSB/signed-LSB) Εφαρμογές προτεινόμενων αριθμητικών κυκλωμάτων Επεξεργασία Εικόνας: Ανίχνευση ακμών με εξομάλυνση θορύβου Πανεπιστήμιο Πατρών Τρίτη, 19 Απριλίου 2016

5 Αποτελέσματα (Διατριβή/Δημοσιεύσεις)
Διδακτορική διατριβή του Υπ. Διδάκτορα Ευ. Βασσάλου Παρουσίαση ενώπιον επταμελούς επιτροπής: 27/6/2013 Τέσσερις (4) Εργασίες σε Διεθνή Περιοδικά D. Bakalis, H. T. Vergos and A. Spyrou, "Efficient Modulo 2n+1 Squarers", Integration, the VLSI Journal, Elsevier, 2011 E. Vassalos, D. Bakalis and H. T. Vergos, "On the Design of Modulo 2n±1 Subtractors and Adders/Subtractors", Circuit, Systems and Signal Processing, Springer, 2011 H. T. Vergos and D. Bakalis, "Area-Time Efficient Multi-Modulus Adders and their Applications", Microprocessors and Microsystems, Elsevier, 2012 E. Vassalos and D. Bakalis, "Efficient Architectures for Modulo 2n-2 Arithmetic Units", International Journal of Electronics, Taylor & Francis, 2015 Πανεπιστήμιο Πατρών Τρίτη, 19 Απριλίου 2016

6 Αποτελέσματα (Δημοσιεύσεις (2))
Οκτώ (8) Εργασίες σε Πρακτικά Διεθνών Συνεδρίων με Κριτές E. Vassalos, D. Bakalis and H. T. Vergos, "Modulo 2n+1 Arithmetic Units with Embedded Diminished-to-Normal Conversion", 14th Conf. on Digital System Design (DSD), Finland, 2011 E. Vassalos, D. Bakalis and H. T. Vergos, "On the Use of Double-LSB and Signed-LSB Encodings for RNS", 17th Int. Conf. on Digital Signal Processing (DSP), Greece, 2011 E. Vassalos, D. Bakalis and H. T. Vergos, "SUT-RNS Residue-to-Binary Converters Design", 15th Conf. on Digital System Design (DSD), Turkey, 2012 E. Vassalos, D. Bakalis and H. T. Vergos, "Configurable Booth-encoded Modulo 2n±1 Multipliers", 8th Conf on Ph.D. Research in Microelectronics & Electronics (PRIME), Germany, 2012 E. Vassalos and D. Bakalis, "On the Design of Modulo 2n-1 Cubing Units", 23rd Great Lakes Symposium on VLSI (GLSVLSI), France, 2013 E. Vassalos, D. Bakalis and H. T. Vergos, "Reverse Converters for RNSs with Diminished-one Encoded Channels", IEEE Region 8 Conference (EUROCON), Croatia, 2013 E. Vassalos and D. Bakalis, "Modulo 2n-2 Arithmetic Units", IEEE Region 8 Conference (EUROCON), Croatia, 2013 E. Vassalos, D. Bakalis and H. T. Vergos, "RNS Assisted Image Filtering and Edge Detection", 18th Int. Conf. on Digital Signal Processing (DSP),Greece, 2013 Πανεπιστήμιο Πατρών Τρίτη, 19 Απριλίου 2016

7 Αποτελέσματα (Διακρίσεις)
Η εργασία E. Vassalos, D. Bakalis and H. T. Vergos, "Configurable Booth-encoded Modulo 2n±1 Multipliers", 8th Conf on Ph.D. Research in Microelectronics & Electronics (PRIME), Germany, κατατάχθηκε στο 10%-20% των καλύτερων εργασιών του συνεδρίου και της απονεμήθηκε «Silver Leaf Certificate». Πανεπιστήμιο Πατρών Τρίτη, 19 Απριλίου 2016

8 Υποψήφιου Διδάκτορα Ευ. Βασσάλου
Επαγγελματική Πορεία Υποψήφιου Διδάκτορα Ευ. Βασσάλου [2013-σήμερα] Απασχόληση στην εταιρία υπολογιστικής όρασης Irida Labs ως έμπειρος μηχανικός ενσωματωμένων συστημάτων (senior embedded system engineer). Αντικείμενο εργασίας: ανάπτυξη συστημάτων υπολογιστικής όρασης και επεξεργασίας εικόνας και video σε διάφορες πλατφόρμες όπως FPGAs, GPUs, DSPs και ASPs. Αξιοποιεί τις γνώσεις και δεξιότητες που έλαβε κατά τη διάρκεια του έργου και της διδακτορικής έρευνας. Πανεπιστήμιο Πατρών Τρίτη, 19 Απριλίου 2016

9 Χρησιμότητα του Έργου Συνέβαλε στην εξέλιξη των συμμετεχόντων μελών ΔΕΠ σε επόμενες βαθμίδες. Διευκόλυνε τις μετακινήσεις για την παρουσίαση των αποτελεσμάτων σε συνέδρια. Διευκόλυνε, μέσω της υποτροφίας, τις σπουδές του υποψήφιου διδάκτορα. Συνέβαλε στην επαγγελματική σταδιοδρομία του υποψήφιου διδάκτορα. Πανεπιστήμιο Πατρών Τρίτη, 19 Απριλίου 2016

10 Ευχαριστούμε το Πανεπιστήμιο Πατρών
Τέλος Παρουσίασης Ευχαριστούμε το Πανεπιστήμιο Πατρών για τη στήριξή του.