Συστήματα CAD Πανεπιστήμιο Θεσσαλίας Σχολή Θετικών Επιστημών Ροή Πληροφορικής Δαδαλιάρης Αντώνιος: dadaliaris@cs.uth.gr

Design For Testability (1) Controllability: Η δυνατότητα να θέσουμε κάποιους κόμβους του κυκλώματος στη λογική τιμή που θέλουμε. Observability: Η δυνατότητα να παρατηρήσουμε τις τιμές των εσωτερικών κόμβων της σχεδίασης. Design For Testability (DFT): Τεχνικές που εφαρμόζονται κατά τη σχεδίαση ενός ολοκληρωμένου κυκλώματος και βοηθούν την ελεγξιμότητα του κυκλώματος. Test Costs: Test Generation, Fault Simulation, Fault Location, Test Equipment, Test Application Time Test Difficulties: Sequential > Combinational Random Logic > Structured Asynchronous > Synchronous

Design For Testability (2) Πλεονεκτήματα: Fault Coverage. Χρόνος δημιουργίας test. Χρόνος εφαρμογής test. Συνολικό κόστος κατασκευής. Μειονεκτήματα: Συνολικός χρόνος σχεδίασης. Επιπλέον υλικό (καταλαμβανόμενος χώρος, καθυστερήσεις κλπ.).

Design For Testability (3) Μέθοδοι: Ad-Hoc Scan Design Το στάδιο του DFT ενσωματώνεται σε αυτό της σύνθεσης με χρήση κατάλληλων εργαλείων όπως ο DFT Compiler της Synopsys. Η σημαντικότερη τεχνική που χρησιμοποιείται είναι η δημιουργία scan chains εντός του κυκλώματος (εύκολος τρόπος να θέσουμε την τιμή εισόδου και να παρατηρήσουμε το αποτέλεσμα στην έξοδο κάθε flip flop).Ένα scan chain περιλαμβάνει τα ακόλουθα σήματα: Scan In Scan Out Scan Enable Clock

Design For Testability (4) Scan In: σήμα που προσδιορίζει την τιμή εισόδου του κάθε flip flop. Scan Out: σήμα που προσδιορίζει την τιμή εξόδου του κάθε flip flop. Scan Enable: σήμα του οποίου η τιμή καθορίζει το κατά πόσο το εκάστοτε flip flop ανήκει στην συνολική αλυσίδα καταχωρητών που δημιουργείται (shift register). Στην περίπτωση του full scan όλα τα flip flop ανήκουν σε ένα και μοναδικό scan chain, το οποίο έχει ένα σήμα Scan In και ένα σήμα Scan Out. Clock: σήμα ρολογιού το οποίο χρησιμοποιείται για τον έλεγχο της λειτουργίας των flip flop κατά την ολίσθηση της τιμής που έχει δοθεί από το σήμα Scan In. DFT Process Αλλαγή της τιμής του σήματος Scan Enable των flip flop που αποτελούν τμήμα του scan chain. Ορισμός της τιμής του σήματος Scan In. Απενεργοποίηση του scan chain μέσω του σήματος Scan Enable. Αρχή παλμού ρολογιού και αποθήκευση αποτελεσμάτων στα flip flop που θέλουμε να ελέγξουμε.

Automatic Test Pattern Generation Με τον όρο Automatic Test Pattern Generation (ATPG) αναφερόμαστε σε μια μεθολογία που χρησιμοποιείται κατά την σχεδίαση ολοκληρωμένων κυκλωμάτων για την εύρεση των κατάλληλων ακολουθιών εισόδου που μπορούν να “προκαλέσουν“ κατάλληλα σφάλματα στην λειτουργία του κυκλώματος τα οποία δύναται να βοηθήσουν τον σχεδιαστή στην αναπροσαρμογή της. CAD Tool: TetraMAX (Synopsys) Fault Models: Stuck-At Fault Model Transistor Faults Bridging Faults Opens Faults Delay Faults

Formal Verification (1) Ιδιαιτέρως χρήσιμη για συνδυαστικά κυκλώματα και ψηφιακά κυκλώματα με εσωτερικές αναπαραστάσεις μνήμης. CAD Tool: Formality (Synopsys)

Formal Verification (2) Validation:“Προσπαθούμε να δημιουργήσουμε το σωστό κύκλωμα;“ Verification: “Δημιουργήσαμς το σωστό κύκλωμα;“

Power Analysis (1) Κατανάλωση Ισχύος (Power Consumption): Dynamic Power: Η δυναμικά καταναλισκόμενη ισχύς οφείλεται στην φόρτιση και εκφόρτιση της χωρητικότητας φορτίου στην έξοδο κάθε πύλης. Short-Circuit Power: Κατά την μετάβαση της εξόδου μιας πύλης μεταξύ δύο διαφορετικών επιπέδων δυναμικού, υπάρχει μια χρονική περίοδος που τόσο τα PMOS όσο και τα NMOS τρανζίστορ που την αποτελούν, παραμένουν ανοιχτά, δημιουργώντας έτσι ένα μονοπάτι από την πηγή προς την γείωση. Static Power (Leakage Power): Διαρροή ισχύος. Ακόμη και όταν οι πύλες δεν “λειτουργούν“ (εναλλαγή λογικών τιμών εξόδου), παρουσιάζεται διαρροή ισχύος.

Power Analysis (2) Ο υπολογισμός και η ανάλυση της καταναλισκόμενης ισχύος ενός κυκλώματος δύναται να πραγματοποιηθούν σε διαφορετικά επίπεδα λεπτομέρειας (αφαίρεσης): Circuit Level Power Analysis: Προσομοιωτές κυκλωμάτων όπως το SPICE. Static Power Analysis: Στατικός υπολογισμός βασιζόμενος σε στοιχεία/χαρακτηριστικά τεχνολογικών βιβλιοθηκών. Register Transfer Level Power Analysis: Γρήγορος και ανέξοδος υπολογισμός (ακόμα και για τεράστιες σχεδιάσεις) καταναλισκόμενης ισχύος. Δεν παρέχει την μεγαλύτερη δυνατή ακρίβεια. CAD Tool: Prime Power (Synopsys)

Power Analysis (3)