Όγδοο μάθημα Ψηφιακά Ηλεκτρονικά.

Slides:



Advertisements
Παρόμοιες παρουσιάσεις
Ψηφιακά Κυκλώματα.
Advertisements

Συνδυαστικα κυκλωματα με MSI και LSI
Συνδυαστικά Κυκλώματα
13.1 Λογικές πύλες AND, OR, NOT, NAND, NOR
Εισαγωγή στους Η/Υ Πίνακες.
Συνδιαστικά Λογικά Κυκλώματα
Μνήμη και Προγραμματίσιμη Λογική
Ενότητα Η Δομή Επανάληψης
ΕΝΟΤΗΤΑ 5Η ΣΥΝΔΥΑΣΤΙΚΑ ΚΥΚΛΩΜΑΤΑ ΤΗΣ ΤΥΠΙΚΗΣ ΛΟΓΙΚΗΣ Α΄
Άλγεβρα Boole και Λογικές Πύλες
2. Άλγεβρα Boole και Λογικές Πύλες
3. Απλοποίηση Συναρτήσεων Boole
HY 120 ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ Ασυγχρονα ακολουθιακα κυκλωματα.
4. Συνδυαστική Λογική 4.1 Εισαγωγή
Μνημη τυχαιας προσπελασης (Random Access Memory - RAM)
ΕΝΟΤΗΤΑ 6Η ΣΥΝΔΥΑΣΤΙΚΑ ΚΥΚΛΩΜΑΤΑ ΤΗΣ ΤΥΠΙΚΗΣ ΛΟΓΙΚΗΣ Β΄
6.1 Καταχωρητές Ένας καταχωρητής είναι μια ομάδα από f/f αλλά μπορεί να περιέχει και πύλες. Καταχωρητής των n ψηφίων αποτελείται από n f/f. Καταχωρητής.
Ηλεκτρονική Ενότητα 5: DC λειτουργία – Πόλωση του διπολικού τρανζίστορ
ΕΝΟΤΗΤΑ 11 Η ΠΡΟΓΡΑΜΜΑΤΙΖΟΜΕΝΟΙ ΛΟΓΙΚΟΙ ΠΙΝΑΚΕΣ (PROGRAMMABLE LOGIC ARRAYS)  Οι λογικοί Πίνακες ως γεννήτριες συναρτήσεων  Επίπεδα AND-OR και OR-AND.
συγχρονων ακολουθιακων κυκλωματων
ΗΥ120 ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ Συναρτησεις Boole.
Συνδυαστικά Κυκλώματα
Προγραμματιζόμενοι Λογικοί Ελεγκτές (PLC’s) – Ladder diagram
ΕΛΑΧΙΣΤΟΠΟΙΗΣΗ ΚΥΚΛΩΜΑΤΩΝ ΠΟΛΛΩΝ ΕΞΟΔΩΝ
Ανάλυση Σ.Α.Ε στο χώρο κατάστασης
Οι λογικές πράξεις και οι λογικές πύλες
Λογικές πύλες Λογικές συναρτήσεις
ΚΙΝΔΥΝΟΙ (HAZARDS) ΣΤΑ ΣΥΝΔΥΑΣΤΙΚΑ ΚΥΚΛΩΜΑΤΑ Hazard είναι κάθε στιγμιαίο λάθος (glitch) που εμφανίζεται στην έξοδο ενός συνδυαστικού κυκλώματος Οφείλεται.
Εξομοιωτής Ψηφιακών Κυκλωμάτων
{ Ψηφιακή Σχεδίαση εργαστήριο Γιάννης Νικολουδάκης.
{ Ψηφιακή Σχεδίαση εργαστήριο Γιάννης Νικολουδάκης.
{ Ψηφιακή Σχεδίαση εργαστήριο Γιάννης Νικολουδάκης.
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ 1 Διάλεξη 12: Διάλεξη 12: Καταχωρητές - Μετρητές Δρ Κώστας Χαϊκάλης.
{ Ψηφιακή Σχεδίαση εργαστήριο Γιάννης Νικολουδάκης.
Ψηφιακή Σχεδίαση Εργαστήριο Τετάρτη 14/10/2015. Μέρος 1ο Ελαχιστόροι-Μεγιστόροι.
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ Διάλεξη 8: Ολοκληρωμένα κυκλώματα – Συνδυαστική λογική – Πολυπλέκτες – Κωδικοποιητές - Αποκωδικοποιητές Δρ Κώστας Χαϊκάλης ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ.
{ Ψηφιακή Σχεδίαση εργαστήριο Γιάννης Νικολουδάκης.
Ψηφιακή Σχεδίαση Τ.Ε.Ι. Κρήτης Σχολή Τεχνολογικών Εφαρμογών Τμ. Μηχανικών Πληροφορικής.
Μάθημα 2 Πρώτα Βήματα στη Σχεδίαση μίας Εγκατάστασης: Απαιτούμενες Ηλεκτρικές Γραμμές και Υπολογισμοί Φορτίων.
ΑΞΙΩΜΑΤΑ ΤΗΣ ΑΛΓΕΒΡΑΣ BOOLE (αξιώματα Huntington) 1. Κλειστότητα α. ως προς την πράξη + (OR) β. ως προς την πράξη  (AND) 2. Ουδέτερα.
Τέταρτο μάθημα Ψηφιακά Ηλεκτρονικά.
Έβδομο μάθημα Ψηφιακά Ηλεκτρονικά.
Τρίτο μάθημα Ψηφιακά Ηλεκτρονικά.
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ Διάλεξη 4: Απλοποίηση (βελτιστοποίηση) λογικών συναρτήσεων με την μέθοδο του χάρτη Karnaugh (1ο μέρος) και υλοποίηση με πύλες NAND -
Τ.Ε.Ι. Κρήτης Σχολή Τεχνολογικών Εφαρμογών Τμ. Μηχανικών Πληροφορικής
Ένατο μάθημα Ψηφιακά Ηλεκτρονικά.
ΑΛΓΟΡΙΘΜΟΣ ΠΡΟΒΛΗΜΑ ΑΛΓΟΡΙΘΜΟΣ ΛΥΣΗ
Συστήματα CAD Πανεπιστήμιο Θεσσαλίας Σχολή Θετικών Επιστημών
Δυαδική λογική ΚΑΙ (AND) H (ΟR) ΟΧΙ (NOT)
Έκτο μάθημα Ψηφιακά Ηλεκτρονικά.
Πέμπτο μάθημα Ψηφιακά Ηλεκτρονικά.
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ Διάλεξη 5: Απλοποίηση (βελτιστοποίηση) λογικών συναρτήσεων με την μέθοδο του χάρτη Karnaugh (2ο μέρος) Δρ Κώστας Χαϊκάλης ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ.
Ψηφιακή Σχεδίαση Εργαστήριο Τετάρτη 9/12/2015.
Διάλεξη 11: Ανάλυση ακολουθιακών κυκλωμάτων Δρ Κώστας Χαϊκάλης
Διάλεξη 9: Συνδυαστική λογική - Ασκήσεις Δρ Κώστας Χαϊκάλης
Εισαγωγή στους Η/Υ Ενότητα 11: Αλγεβρικές πράξεις στους Η/Υ
Κεφάλαιο 7: Διαδικτύωση-Internet
“Ψηφιακός έλεγχος και μέτρηση της στάθμης υγρού σε δεξαμενή"
Τελεστές και ή όχι Για την εκτέλεση αριθμητικών πράξεων
Ψηφιακή Σχεδίαση εργαστήριο
Χειμερινό εξάμηνο 2017 Πέμπτη διάλεξη
Μηχανοτρονική Μάθημα 9ο “ψηφιακά ηλεκτρονικά”
Χειμερινό εξάμηνο 2017 Τέταρτη διάλεξη
Λογικές πύλες και υλοποίηση άλγεβρας Boole ΑΡΒΑΝΙΤΗΣ ΚΩΝΣΤΑΝΤΙΝΟΣ(ΣΥΝΕΡΓΑΤΕΣ):ΔΗΜΗΤΡΙΟΣ ΔΑΒΟΣ- ΜΑΡΙΑ ΕΙΡΗΝΗ KAΛΙΑΤΣΗ-ΦΡΑΤΖΕΣΚΟΣ ΒΟΛΤΕΡΙΝΟΣ… ΕΠΠΑΙΚ ΑΡΓΟΥΣ.
Ψηφιακή Σχεδίαση εργαστήριο
Τ.Ε.Ι. Κρήτης Σχολή Τεχνολογικών Εφαρμογών Τμ. Μηχανικών Πληροφορικής
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2008
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
Καταχωρητής Ι3 Α3 D Ι2 Α2 D Ι1 Α1 D Ι0 Α0 D CP.
Μεταγράφημα παρουσίασης:

Όγδοο μάθημα Ψηφιακά Ηλεκτρονικά

Άσκηση Να σχεδιασθεί κύκλωμα, του οποίου οι δύο του έξοδοι υλοποιούν τις λογικές εξισώσεις: Υ = AB′C+A′B′C+A′B′C΄ και Χ = AB′C+ABC με χρήση αποκωδικοποιητή 3-σε-8. Οι είσοδοι του κυκλώματος είναι τρεις (A,B,C) και έτσι θα έχουμε n=3, ενώ οι έξοδοί του (Υ και Χ) είναι δύο και επομένως m=2. Για τη συγκεκριμένη υλοποίηση χρειαζόμαστε ένα αποκωδικοποιητή 3Χ8 και δύο πύλες OR. Η πύλη OR για την εξίσωση Υ θα είναι πύλη τριών εισόδων, όσοι δηλαδή και οι ελάχιστοι όροι της εξίσωσης Υ, ενώ η πύλη OR για την εξίσωση Χ, θα είναι πύλη δύο εισόδων.

Αποκωδικοποιητές με είσοδο επίτρεψης Οι αποκωδικοποιητές με εισόδους επίτρεψης μπορούν να διασυνδεθούν, ώστε να δημιουργήσουν ένα μεγαλύτερο κύκλωμα αποκωδικοποιητή. Στο σχήμα φαίνονται δύο αποκωδικοποιητές 3-σε-8 με εισόδους επίτρεψης, οι οποίοι είναι κατάλληλα συνδεδεμένοι, ώστε να δημιουργήσουν ένα αποκωδικοποιητή 4-σε-16. Όταν το w=0, ενεργοποιείται ο πάνω αποκωδικοποιητής, ενώ ο κάτω απενεργοποιείται. Οι έξοδοι του κάτω είναι όλες 0, ενώ οι 8 έξοδοι του πάνω παράγουν έναν από τους ελαχιστόρους 0000 ως 0111. Όταν w=1 οι συνθήκες αντιστρέφονται: οι έξοδοι του κάτω παράγουν έναν από τους ελαχιστόρους 1000 ως 1111, ενώ οι έξοδοι του πάνω είναι 0.

Κωδικοποιητής Οι δυαδικοί κωδικοποιητές (Binary Encoders) είναι συνδυαστικά κυκλώματα με 2n εισόδους και n εξόδους (2nxn ή 2n-σε-n), όπου 2n είναι ο αριθμός των εισόδων και n ο αριθμός των εξόδων του κωδικοποιητή. Εκτελούν την ανάστροφη λειτουργία από τον αποκωδικοποιητή. Το πλήθος των εισόδων ενός κωδικοποιητή μπορεί να είναι και μικρότερο από 2n για n αριθμό εξόδων, όταν υπάρχουν είσοδοι που δεν χρησιμοποιούνται.

Κωδικοποιητής 8-σε-3

Κωδικοποιητής προτεραιότητας 4-σε-2 O κωδικοποιητής προτεραιότητας διαθέτει απ΄ το σχεδιασμό του προκαθορισμένη προτεραιότητα για τις εισόδους του. Όταν περισσότερες από μία είσοδοί του γίνονται 1, η έξοδος του κυκλώματος καθορίζεται από την είσοδο μεγαλύτερης προτεραιότητας. Σε ένα κωδικοποιητή προτεραιότητας 4-σε-2, η είσοδος D3 έχει τη μεγαλύτερη προτεραιότητα και ακολουθεί η D2, η D1 και τέλος η D0. Έτσι αν η D3 γίνει 1, τότε στην έξοδο του κυκλώματος θα είναι: X=1 και Υ=1, ανεξάρτητα από τις τιμές που θα έχουν οι είσοδοι D2, D1 και D0. Τα x στον πίνακα αλήθειας συμβολίζουν τις συνθήκες αδιαφορίας. Η δυαδική τιμή στη θέση του x, είναι είτε 0 είτε 1. Τα ίδια ισχύουν και με την είσοδο D2. Όταν η D2 γίνει 1, με τη προϋπόθεση ότι η D3 είναι 0, η έξοδος θα γίνει: X=1 και Υ=0, ανεξάρτητα πάλι από τις τιμές των υπόλοιπων μεταβλητών. Με τον ίδιο τρόπο και για τις άλλες δύο εισόδους D1 και D0 συμπληρώνεται ο πίνακας. Η γραμμή V καθορίζει την ένδειξη έγκυρης εξόδου. Παίρνει τη τιμή 1, όταν τουλάχιστον μία από τις εισόδους του κυκλώματος γίνεται 1.

Κωδικοποιητής προτεραιότητας 4-σε-2 Η υλοποίηση του κυκλώματος του κωδικοποιητή προκύπτει μετά από απλοποίηση με χάρτη Karnaugh των συναρτήσεων εξόδου Χ και Υ. Οι χάρτες Καρνώ σχεδιάστηκαν με τη βοήθεια του πίνακα αλήθειας. Από τους χάρτες Καρνώ καταλήγουμε εύκολα στις λογικές συναρτήσεις

Πολυπλέκτης Πολλές φορές για τις ανάγκες της λειτουργίας των ψηφιακών συστημάτων απαιτείται η μεταφορά πληροφοριών (δεδομένων) από διαφορετικές μονάδες με μία μόνο γραμμή μεταφοράς. Ο πολυπλέκτης (multiplexer) είναι ένα συνδυαστικό κύκλωμα που επιλέγει δυαδική πληροφορία που έρχεται σε μία από πολλές γραμμές εισόδου και τις κατευθύνει σε μία γραμμή εξόδου. Η επιλογή της μιας συγκεκριμένης γραμμής εισόδου γίνεται μέσω μερικών γραμμών επιλογής. Οι Πολυπλέκτες είναι συνδυαστικά λογικά κυκλώματα με 2n ή λιγότερες γραμμές εισόδου, n γραμμές επιλογής και μία έξοδο.

Πολυπλέκτης 2-σε-1 Το πιο απλό κύκλωμα πολυπλεξίας θα είναι o πολυπλέκτης με δύο εισόδους, μία γραμμή επιλογής και μία έξοδο. Αν ονομάσουμε Ι0 και Ι1 τις εισόδους δεδομένων του κυκλώματος, S τη γραμμή επιλογής εισόδου και Υ την έξοδό του, τότε το κύκλωμα πρέπει να επαληθεύει τον ακόλουθο πίνακα αλήθειας. Όταν η γραμμή επιλογής S γίνει 0 (S=0), η έξοδος Υ του κυκλώματος παίρνει τη τιμή της εισόδου Ι0, ενώ όταν η γραμμή επιλογής S γίνει 1 (S=1), τότε η έξοδος του κυκλώματος παίρνει τη τιμή της εισόδου Ι1. Η λογική συνάρτηση Υ όπως προκύπτει από το πίνακα αλήθειας: Υ=S′Ι0Ι′1+S′Ι0Ι1+SΙ′0Ι1+SΙ0Ι1 Από την απλοποίησή της στο χάρτη Καρνώ θα έχουμε: Υ = S΄Ι0+SΙ1

Πολυπλέκτης 4-σε-1 Το κύκλωμα ενός πολυπλέκτη 4-σε-1 θα υλοποιείται με τέσσερις γραμμές εισόδου, δύο γραμμές επιλογής και μία έξοδο. Καθεμία από τις τέσσερις εισόδους οι οποίες ονομάζονται Ι0 ως Ι3 δίνεται ως είσοδος σε μια πύλη AND. Οι γραμμές επιλογής S1 και S0 αποκωδικοποιούνται με τέτοιο τρόπο, ώστε να επιλεγεί 1 μόνο συγκεκριμένη πύλη από τις 4 ΑΝD. Oι έξοδοι των πυλών AND δίνονται ως είσοδοι μιας ΟR, που δίνει την τελική έξοδο. Πίνακας της συνάρτησης Ο πολυπλέκτης ονομάζεται και επιλογέας δεδομένων (data selector).

Υλοποίηση συνάρτησης με πολυπλέκτη Αλγόριθμος υλοποίησης συνάρτησης n μεταβλητών με χρήση πολυπλέκτη: Χρησιμοποιούμε πολυπλέκτη 2n-1-σε-1 με n-1 γραμμές επιλογής. Δημιουργούμε τον πίνακα αλήθειας της συνάρτησης. Συνδέουμε τις n-1 περισσότερο σημαντικές μεταβλητές στις γραμμές επιλογής και κρατάμε τη δεξιότερη (λιγότερο σημαντική). Για κάθε συνδυασμό των μεταβλητών των γραμμών επιλογής, εκφράζουμε την έξοδο ως συνάρτηση της τελευταίας μεταβλητής.

Υλοποίηση συνάρτησης 3 μεταβλητών Συνδέουμε τις πρώτες n-1=2 μεταβλητές της συνάρτησης με τις εισόδους επιλογής του πολυπλέκτη. Θα συνδέσουμε τη μια μεταβλητή της συνάρτησης που δεν χρησιμοποιήσαμε στις εισόδους δεδομένων του πολυπλέκτη. Για κάθε συνδυασμό των μεταβλητών επιλογής, υπολογίζουμε την επιθυμητή έξοδο του κυκλώματος ως αλγεβρική έκφραση της μεταβλητής που απομένει. Αυτή η έκφραση μπορεί να είναι 0, 1 η ίδια η μεταβλητή ή το συμπλήρωμα της μεταβλητής.

Υλοποίηση συνάρτησης 4 μεταβλητών Ασκήσεις Να υλοποιήσετε με χρήση πολυπλέκτη τις ακόλουθες συναρτήσεις Boole F(A,B,C)=Σ(1,2,4,5) F(A,B,C,D)=Σ(1,2,6,7,9,12,14,15)

Αποπλέκτης Οι αποπλέκτες (Demultiplexers-DEMUXs) είναι κυκλώματα με μία μόνο είσοδο, η οποία μεταφέρεται επιλεκτικά σε κάποια από τις εξόδους τους μέσω των γραμμών επιλογής τους. Οι γραμμές επιλογής καθορίζουν ποια από τις εξόδους του αποπλέκτη θα ενεργοποιηθεί κάθε φορά. Είναι δηλαδή συνδυαστικά κυκλώματα με μία είσοδο, 2n γραμμές εξόδου ή λιγότερες και n αριθμό γραμμών επιλογής. Η είσοδος ενός αποπλέκτη 1-σε-2 (DEMUX 1x2). ελεγχόμενη από μια γραμμή επιλογής, κατευθύνεται σε μια από τις δύο εξόδους του. Έτσι, αν Ι είναι η είσοδος του κυκλώματος, Υ1 και Υ0 οι έξοδοί του και S η γραμμή επιλογής, το κύκλωμα επαληθεύει έναν πίνακα αλήθειας. Στο πίνακα η επιλογή S=0 ενεργοποιεί την έξοδο Υ0 μεταφέροντας εκεί την τιμή της εισόδου Ι, ενώ η επιλογή S=1 ενεργοποιεί την έξοδο Υ1 μεταφέροντας σ΄ αυτήν την τιμή της εισόδου Ι. Για τα Υ0 και Υ1 από τον πίνακα προκύπτουν εύκολα οι συναρτήσεις: Υ0=S´Ι και Υ1 = SI.