Η παρουσίαση φορτώνεται. Παρακαλείστε να περιμένετε

Η παρουσίαση φορτώνεται. Παρακαλείστε να περιμένετε

Υλοποίηση λογικών πυλών με τρανζίστορ MOS Εισαγωγή στην Ηλεκτρονική.

Παρόμοιες παρουσιάσεις


Παρουσίαση με θέμα: "Υλοποίηση λογικών πυλών με τρανζίστορ MOS Εισαγωγή στην Ηλεκτρονική."— Μεταγράφημα παρουσίασης:

1 Υλοποίηση λογικών πυλών με τρανζίστορ MOS Εισαγωγή στην Ηλεκτρονική

2 2 Λογική MOS Η αναπαράσταση των λογικών μεταβλητών 0 και 1 στα ψηφιακά κυκλώματα γίνεται μέσω κατάλληλων επιπέδων τάσης, όπου κατά σύμβαση το λογικό 1 αντιστοιχεί στην τάση τροφοδοσίας V DD ενώ το λογικό 0 στη γείωση με τάση 0V Το τρανζίστορ MOS κατά τη λειτουργία του ως λογικός διακόπτης ελέγχεται αρχικά από τα δύο αυτά επίπεδα τάσης (πάνω στον ακροδέκτη πύλης), και αναφέρεται ότι είναι ON όταν επιτρέπει την αγωγή ρεύματος μεταξύ πηγής και υποδοχής (διακόπτης κλειστός) ή OFF όταν βρίσκεται σε κατάσταση αποκοπής (διακόπτης ανοικτός) Ένα τρανζίστορ nMOS είναι ON όταν η πύλη του συνδέεται με την τάση τροφοδοσίας (λογικό 1) ή OFF όταν συνδέεται με τη γείωση (λογικό 0) Ένα τρανζίστορ pMOS είναι ON όταν η πύλη του συνδέεται με τη γείωση (λογικό 0) ή OFF όταν συνδέεται με την τάση τροφοδοσίας (λογικό 1)

3 3 Γενικότερα οποιαδήποτε τάση μεγαλύτερη από ένα επίπεδο V IH αναγνωρίζεται στο κύκλωμα ως λογικό 1 και οποιαδήποτε τάση μικρότερη από ένα επίπεδο V IL ως λογικό 0 Μια τάση ελαφρώς μικρότερη από V DD (αλλά πάντως μεγαλύτερη από V IH ) αναφέρεται ως ‘ασθενές’ λογικό 1, ενώ μια τάση ελαφρώς μεγαλύτερη από 0V (αλλά πάντως μικρότερη από V IL ) ως ‘ασθενές’ λογικό 0 Επιτρεπτές λογικές στάθμες λογικό 1 λογικό 0 απροσδιόριστη λογική κατάσταση V DD V IH V IL 0V0V

4 Μετάδοση λογικού 1: V DD V in = V DD Το τρανζίστορ nMOS ως διακόπτης CLCL V out G 0→0→ 4

5 Μετάδοση λογικού 1: V DD V in = V DD Το τρανζίστορ nMOS ως διακόπτης CLCL V out G 0→0→ S D 5

6 Μετάδοση λογικού 1: V DD V in = V DD Το τρανζίστορ nMOS ως διακόπτης CLCL V out V GS = V DD - V out V DS = V DD - V out G 0→0→ S D V GS 6

7 Μετάδοση λογικού 1: Το τρανζίστορ είναι ON (σε κορεσμό) μέχρι V out = V DD - V T - με V T τροποποιημένο λόγω επίδρασης σώματος - οπότε εισέρχεται στην περιοχή αποκοπής (OFF)  ασθενές λογικό 1 στην έξοδο V DD V in = V DD Το τρανζίστορ nMOS ως διακόπτης CLCL V out V GS = V DD - V out V DS = V DD - V out G 0→ V DD - V T S D V GS 7

8 Μετάδοση λογικού 0: V in = V DD Το τρανζίστορ nMOS ως διακόπτης CLCL V out G V DD → 8

9 Μετάδοση λογικού 0: V in = V DD Το τρανζίστορ nMOS ως διακόπτης CLCL V out G V DD → D S 9

10 Μετάδοση λογικού 0: V in = V DD Το τρανζίστορ nMOS ως διακόπτης CLCL V out G V DD → D S V GS V GS = V DD V DS = V out 10

11 Μετάδοση λογικού 0: Το τρανζίστορ είναι συνεχώς ON (σε περιοχή κόρου για V DD ≥ V out ≥ V DD - V T και σε γραμμική για V out ≤ V DD - V T )  ισχυρό λογικό 0 στην έξοδο V in = V DD Το τρανζίστορ nMOS ως διακόπτης CLCL V out G V DD →0 D S V GS = V DD V DS = V out V GS 11

12 Μετάδοση λογικού 0: Το τρανζίστορ pMOS ως διακόπτης CLCL V out V DD → V in = 0V G 12

13 Μετάδοση λογικού 0: Το τρανζίστορ pMOS ως διακόπτης CLCL V out V DD → S D V in = 0V G 13

14 Μετάδοση λογικού 0: Το τρανζίστορ pMOS ως διακόπτης CLCL V out V DD → S D V SG V in = 0V G V SG = V out V SD = V out 14

15 Μετάδοση λογικού 0: Το τρανζίστορ είναι ON (σε κορεσμό) μέχρι V out = |V T | - με V T τροποποιημένο λόγω επίδρασης σώματος - οπότε εισέρχεται στην περιοχή αποκοπής (OFF)  ασθενές λογικό 0 στην έξοδο Το τρανζίστορ pMOS ως διακόπτης CLCL V out V DD →| V T | S D V SG V in = 0V G V SG = V out V SD = V out 15

16 Μετάδοση λογικού 1: V DD Το τρανζίστορ pMOS ως διακόπτης CLCL V out 0→0→ V in = 0V G 16

17 Μετάδοση λογικού 1: V DD Το τρανζίστορ pMOS ως διακόπτης CLCL V out 0→0→ D S V in = 0V G 17

18 Μετάδοση λογικού 1: V DD Το τρανζίστορ pMOS ως διακόπτης CLCL V out 0→0→ D S V in = 0V G V SG V SG = V DD V SD = V DD - V out 18

19 Μετάδοση λογικού 1: Το τρανζίστορ είναι συνεχώς ON (σε περιοχή κόρου για 0 ≤ V out ≤ |V T | και σε γραμμική για V out ≥ |V T | )  ισχυρό λογικό 1 στην έξοδο V DD Το τρανζίστορ pMOS ως διακόπτης CLCL V out 0→ V DD V SG = V DD V SD = V DD - V out V SG D S V in = 0V G 19

20 20 Λόγω της μετάδοσης ισχυρού λογικού 0 από το nMOS τρανζίστορ (που άγει με την εφαρμογή λογικού 1 στον ακροδέκτη πύλης) και ισχυρού λογικού 1 από το pMOS τρανζίστορ (που άγει με την εφαρμογή λογικού 0 στον ακροδέκτη πύλης) χρησιμοποιούμε συμπληρωματική τεχνολογία CMOS (Complementary MOS) και λογική αντιστροφής κατά την υλοποίηση λογικών συναρτήσεων Μια πύλη CMOS αποτελείται από ένα pull-down δίκτυο με nMOS τρανζίστορ που συνδέεται στη γείωση και υλοποιεί την αντίστροφη συνάρτηση, καθώς και ένα συμπλη- ρωματικό (ή δυικό) pull-up δίκτυο με pMOS τρανζίστορ που συνδέεται στην τάση τροφοδοσίας και υλοποιεί την ευθεία συνάρτηση (αλλά με αντεστραμμένες μεταβλητές, δηλαδή ίδιες με εκείνες της αντίστροφης συνάρτησης) Τεχνολογία CMOS

21 21 Τεχνολογία CMOS V DD Pull-up δίκτυο τύπου-p (οδήγησης σε υψηλή τάση) για την υλοποίηση της ευθείας συνάρτησης Pull-down δίκτυο τύπου-n (οδήγησης σε χαμηλή τάση) για την υλοποίηση της αντίστροφης συνάρτησης Vx1Vx1 VxnVxn VfVf......

22 22 V DD Αντιστροφέας CMOS xf x f VxVx VfVf

23 23 Όταν η είσοδος V x συνδέεται στην τάση τροφοδοσίας (λογικό 1), τότε άγει μόνο το nMOS τρανζίστορ (pull-down) και οδηγεί την έξοδο V f στη γείωση (ισχυρό λογικό 0) V DD Αντιστροφέας CMOS xf x f 1 0 VxVx VfVf 1 OFF ON 0

24 24 Όταν η είσοδος V x συνδέεται στην τάση τροφοδοσίας (λογικό 1), τότε άγει μόνο το nMOS τρανζίστορ (pull-down) και οδηγεί την έξοδο V f στη γείωση (ισχυρό λογικό 0) Όταν η είσοδος V x συνδέεται στη γείωση (λογικό 0), τότε άγει μόνο το pMOS τρανζίστορ (pull-up) και οδηγεί την έξοδο V f στην τάση τροφοδοσίας (ισχυρό λογικό 1) V DD Αντιστροφέας CMOS xf x f VxVx VfVf 0 ON OFF 1

25 25 Η σύνδεση τρανζίστορ-διακοπτών σε σειρά αντιστοιχεί σε λογική δομή πολλαπλασιασμού (AND) Η σύνδεση τρανζίστορ-διακοπτών εν παραλλήλω αντιστοιχεί σε λογική δομή πρόσθεσης (OR) Συνδυαστική λογική AB B A B A A off on B 1 on on  A+B AB A off off B 1 off on  A·B A on off B 1 off off  A'·B' A on on B 1 on off  A'+B'

26 26 Υλοποίηση πυλών NAND και NOR με τεχνολογία CMOS Πύλη NAND 2 εισόδων: V DD A A B F B F 0 ON OFF 1 0 ON OFF

27 27 Υλοποίηση πυλών NAND και NOR με τεχνολογία CMOS Πύλη NAND 2 εισόδων: V DD A A B F B F 0 ON OFF 1 1 ON

28 28 Υλοποίηση πυλών NAND και NOR με τεχνολογία CMOS Πύλη NAND 2 εισόδων: V DD A A B F B F 1 OFF ON 1 0 OFF

29 29 Υλοποίηση πυλών NAND και NOR με τεχνολογία CMOS Πύλη NAND 2 εισόδων: V DD A A B F F = (A·B)' B F 1 OFF ON 0 1 OFF ON

30 30 Υλοποίηση πυλών NAND και NOR με τεχνολογία CMOS Πύλη NAND 2 εισόδων: Πύλη NOR 2 εισόδων: V DD A A B F F = (A·B)' V DD A B F F = (A+B)' B F A B F

31 31 Fan-in και fan-out N Fan-out N Fan-in M M

32 32 Γενικές πύλες CMOS Κατασκευή συμπληρωματικών δικτύων: κάθε συνδυασμός τρανζίστορ σειράς στο pull-down δίκτυο τύπου-n αντιστοιχεί σε παράλληλο συνδυασμό τρανζίστορ στο pull-up δίκτυο τύπου-p και αντιστρόφως (ως άμεσο αποτέλεσμα του θεωρήματος De Morgan) Λόγω της συμπληρωματικής φύσης των δικτύων θα άγει πάντοτε (για κάθε συνδυασμό των εισόδων) είτε μόνο το pull-down δίκτυο (φέρνοντας την έξοδο στη γείωση) είτε μόνο το pull-up δίκτυο (φέρνοντας την έξοδο στην τάση τροφοδοσίας), ενώ δεν θα υπάρξει ποτέ περίπτωση η έξοδος να αιωρείται ή να σχηματίζεται ένα απευθείας μονοπάτι από την τροφοδοσία προς τη γείωση

33 Γενικές πύλες CMOS Παράδειγμα: Υλοποίηση της συνάρτησης F = (Α·Β + C·D)' Παράδειγμα: Υλοποίηση της συνάρτησης F = D' + A'·B'·C' A B C D A C B D FF A B C D ABC D 33

34 34 Γενικές πύλες CMOS Παράδειγμα: Υλοποίηση της συνάρτησης F = (Α·Β + C·D)' Παράδειγμα: Υλοποίηση της συνάρτησης F = D' + A'·B'·C' A B C D A C B D FF A B C D ABC D Πόσα τρανζίστορ εξοικονομούνται από μια υλοποίηση με AND - OR ?

35 35 Υλοποίηση πυλών AND και OR Πύλη AND 2 εισόδων (η υλοποίηση της OR προκύπτει ομοίως): V DD A B F F = A·B = (Α'+Β')' A'A' B'B' F A B F

36 36 Βασικά χαρακτηριστικά της τεχνολογίας CMOS Ισχυρά επίπεδα τάσεων για τις λογικές τιμές 0 και 1 Πρακτικά μηδενική στατική κατανάλωση ισχύος (εφόσον πάντοτε ένα από τα δύο στάδια pull-up ή pull-down είναι OFF και δεν υπάρχει ροή ρεύματος σε σταθερή κατάσταση) Χρειάζονται όμως συνολικά 2·n τρανζίστορ για μια πύλη n εισόδων

37 37 V in V out Η πύλη μετάδοσης CMOS Συνδυάζοντας παράλληλα ένα nMOS και ένα pMOS τρανζίστορ τα οποία ελέγχονται από συμπληρωματικές τάσεις πύλης, είναι δυνατό να σχηματίσουμε έναν διακόπτη ο οποίος μεταδίδει ισχυρές στάθμες τάσης τόσο στο λογικό 1 όσο και στο λογικό 0 (πύλη μετάδοσης ή transmission gate CMOS) S'S' S

38 38 Λειτουργία της πύλης μετάδοσης Μετάδοση λογικού 1: SD V DD V Gn = V DD CLCL V out V GSn = V DD - V out V DSn = V DD - V out V SGp = V DD V SDp = V DD - V out DS V Gp = 0V Περιοχή τάσεων 0 ≤ V out < |V Tp | |V Tp | ≤ V out ≤ V DD - V Tn V DD - V Tn < V out ≤ V DD Λειτουργία nMOS KΟΡΟΣ ΚΟΡΟΣ ΑΠΟΚΟΠΗ Λειτουργία pMOS KΟΡΟΣ ΓΡΑΜΜΙΚΗ

39 39 Λειτουργία της πύλης μετάδοσης Μετάδοση λογικού 0: DS 0V0V V Gn = V DD CLCL V out V GSn = V DD V DSn = V out V SGp = V out V SDp = V out SD V Gp = 0V Περιοχή τάσεων V DD - V Tn < V out ≤ V DD |V Tp | ≤ V out ≤ V DD - V Tn 0 ≤ V out < |V Tp | Λειτουργία nMOS KΟΡΟΣ ΓΡΑΜΜΙΚΗ Λειτουργία pMOS KΟΡΟΣ ΚΟΡΟΣ ΑΠΟΚΟΠΗ

40 Υλοποίηση ακολουθιακών στοιχείων με πύλες μετάδοσης Transparent latch: (level-sensitive) 40

41 Υλοποίηση ακολουθιακών στοιχείων με πύλες μετάδοσης Master-slave flip-flop: (edge-triggered) 41


Κατέβασμα ppt "Υλοποίηση λογικών πυλών με τρανζίστορ MOS Εισαγωγή στην Ηλεκτρονική."

Παρόμοιες παρουσιάσεις


Διαφημίσεις Google