Η παρουσίαση φορτώνεται. Παρακαλείστε να περιμένετε

Η παρουσίαση φορτώνεται. Παρακαλείστε να περιμένετε

1 ΗY 120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" Καταχωρητες, Μετρητες, Μνημες (Registers, counters, RAMs)

Παρόμοιες παρουσιάσεις


Παρουσίαση με θέμα: "1 ΗY 120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" Καταχωρητες, Μετρητες, Μνημες (Registers, counters, RAMs)"— Μεταγράφημα παρουσίασης:

1 1 ΗY 120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" Καταχωρητες, Μετρητες, Μνημες (Registers, counters, RAMs)

2 2 Συγχρονα ακολουθιακα κυκλωματα σε μορφη ολοκληρωμενου κυκλωματος Συγχρονα ακολουθιακα MSI chips με ff, πολύ κοινα στην αγορα είναι οι i.Καταχωρητες (registers) •Ομαδα ff και συνδυαστικο κυκλωμα για εκτελεση διαφορων λειτουργιων όπως μεταφορα, αποθηκευση και επεξεργασια πληροφοριων. Βασικ μοναδα στην σχεδιαση ακολουθιακων κυκλωματων και CPUs ii.Μετρητες (counters) •Ομαδα ff με συνδυαστικο κυκλωμα που διατρεχει διαδοχικα μια προκαθορισμενη σειρα καταστασεων σε συγχρονισμο με τους παλμους του ρολογιου. Χρησιμοποιειται για την δημιουργια σηματων χρονισμου iii.Οι μνημες τυχαιας προσπελασης (Random Access Μemories – RAMs) •Συνολο στοιχειων μνημης (=flip-flops) μαζι με κυκλωματα εισαγωγης και εξαγωγης πληροφοριας από αυτά. Η RAM διαφερει από την ROM στο ότι μπορουμε ΚΑΙ να αποθηκευουμε πληροφοριες στην RAM

3 3 Καταχωρητες •Ο απουστερος φαινεται στο σχημα: •Αναλογα με το ειδος του flip-flop εχουμε i.Μανταλωτες ii.Καταχωρητες 1.Οι μανταλωτες (latches) αποτελουνται από flip-flops που αλλαζουν κατασταση όταν εχουμε παλμο του ρολογιου (CLK=1) ενώ όταν CLK=0 οι εξοδοι παραμενουν σταθερες. Καθ' ον χρονον CLK=1 οι εξοδοι ακολουθουν τις εισοδους Α k =I k. Ετσι εχουμε μεταφορα και αποθηκευση της εισοδου όταν CLK=1 και διατηρηση της ιδιας καταστασης όταν CLK=0. 2.Αν τα ff είναι ακμοπυροδοτητα ή τυπου Master-Slave τοτε για CLK=0 ή 1 οι εξοδοι είναι αμεταβλητοι και παιρνουν τις τιμες των εισοδων οταν CLK  ή , αναλογα αν το ff ενεργοποιειται με την ανερχομενη ή την κατερχομενη ακμη του παλμου του ρολογιου. Το κυκλωμα ονομαζεται τοτε Καταχωρητης. Μπορει να αντικαταστησει έναν μανταλωτη αλλα με απωλεια ταχυτητας > QDQD A4A4 I4I4 > QDQD A3A3 I3I3 > QDQD A2A2 I2I2 > QDQD A1A1 I1I1 CLK

4 4 Καταχωρητες με παραλληλη φορτωση (Parallel Load) •Φορτωση είναι η μεταφορα νεων πληροφοριων στον καταχωρητη •Παραλληλη είναι η φορτωση όταν γινεται ταυτοχρονα για όλα τα ff με την ακμη του CLK. H εισοδος του CLK λεγεται και loading enable. •Αν δεν θελουμε η φορτωση να γινεται με κάθε παλμο του ρολογιου i.Μπορουμε να παρεμβαλουμε στην γραμμη του CLK μια πυλη AND με μια εισοδο ελεγχου φορτωσης Η πρακτικη αυτή μπορει να δημιουρ- γησει προβληματα λογω εισαγωγης καθυστερησης στο CLK. 2. Μπορουμε να επεμβουμε στις εισοδους των ff και να παρεμβαλουμε ένα σημα ελεγχου φορτωσης όπως γινεται στα επομενα σχηματα

5 5 Καταχωρτητες με ελεγχομενη παραλληλη φορτωση Q Q' S > R A1A1 I1I1 Q Q' S > R A2A2 Q Q' S > R A3A3 Q Q' S > R A4A4 I2I2 I3I3 I4I4 Load CLK Q Q' D > I2I2 A2A2 Q Q' D > I1I1 A1A1 Q Q' D > I3I3 A3A3 Q Q' D > I4I4 A4A4 Clear CLK Load Clear

6 6 Υλοποιηση ακολουθιακου κυκλωματος •Ένα ακολουθιακο κυκλωμα αποτελειται από flip-flops και συνδυαστικο κυκλωμα δηλαδη μπορει να υλοποιηθει με έναν καταχωρητη (που παρεχει τα flip-flops) και ένα συνδυαστικο κυκλωμα Καταχωρητης Συνδυαστικο κυκλωμα CLK n n Load Εισοδος Εξοδος

7 7 Παραδειγμα υλοποιησης ακολουθιακου κυκλωματος •Υλοποιηση με D –τυπου flip-flops •Διδεται ο πινακας καταστασεων •Παρουσα Εισοδος Επομενη Εξοδος Α 1 Α 2 x Α 1 Α 2 y Εξισωσεις εισοδου των FF D 1 =A 1 (t+1)=A 1 x' D 2 =A 2 (t+1)=A 2 x'+ A 2 'x= A 2  x y= A 2 x A 1 A 2 D1D1 D2D2 x y Q Q

8 8 Παραδειγμα υλοποιησης ακολουθιακου κυκλωματος (2) •Θα σχεδιασουμε ένα κυκλωμα με τον ιδιο πινακα καταστασεων αλλα το συνδυαστικο μερος υλοποιειται με ROM Διευθυνση Περιεχομενο Ι 1 Ι 2 Ι 3 Υ 1 Υ 2 Υ 3 Α 1 Α 2 x Α 1 Α 2 y A1A1 A2A2 ROM 8x3 2 3 x3 xy Q Q D D I1I2I3I1I2I3 Y1Y2Y3Y1Y2Y3 Πινακας προγραμματισμου ROM = Πινακας Καταστασεων

9 9 Καταχωρητες Ολισθησης (Shift Registers) •Καταχωρητες ολισθησης είναι καταχωρητες που ολισθαινουν τα αποταμιευμενα δεδομενα δεξια ή αριστερα. Παραδειγμα: •SI=Serial In (σειριακη εισοδος), SΟ=Serial Οut (σειριακη εξοδος) •Βασικη εφαρμογη: η σειριακη μεταφορα δεδομενων: •Σειριακη λειτουργια = ψηφιακα δεδομενα μεταφερονται και υφιστανται επεξεργασια διαδοχικα ένα bit κάθε φορα ("bit per bit"). Αργη λειτουργια αλλα κανει καλλιτερη χρηση των κυκλωματων. •Παραλληλη λειτουργια = Μεταφορα και επεξεργασια δεδομενων κατά ομαδες (4δες, 8αδες, 16δες κλπ) και παραλληλα. Γρηγορη λειτουργια αλλα απαιτει πολλαπλα κυκλωματα. D Q > D Q > D Q > D Q > SISO CLK Mονοδρομος KO (Unidirectional SR)

10 10 D Q Q Clock D Q Q D Q Q D Q Q In Out t 0 t 1 t 2 t 3 t 4 t 5 t 6 t Q 1 Q 2 Q 3 Q 4 = In Παραδειγμα διακινησης δεδομενων Q 1 Q 2 Q 3 Q 4 Απλος καταχωρητης ολισθησης

11 11 Σειριακη μεταφορα δεδομενων •Μεταφορα του περιεχομενου ενός καταχωρητη σε έναν άλλο •Διαγραμμα χρονισμου Α=1011 SI > SO B=0010 SI > SO CLK Shift Control (ρυθμιζει κατά ποσες θεσεις θα γινει η ολισθηση) CpCp A, B 4 bit Shift Registers CLK Shift Control CpCp Παλμος Χρονισμου Α Β Εξοδος Αρχικη κατασταση Μετα τον Τ Μετα τον Τ Μετα τον Τ Μετα τον Τ Τ 1 Τ 2 Τ 3 Τ 4 Χρονος λεξης

12 12 Αμφιδρομος καταχωρητης ολισθησης με παραλληλη φορτωση •Οι καταχωρητες ολισθησης μπορουν να χρησιμοποιηθουν για την μετατροπη σειριακων διεργασιων σε παραλληλες και αντιστροφα. Ο γενικωτατος καταχωρητης ολισθησης (Bidirectional parallel loading) SI SO Παραλληλοι εξοδοι Παραλληλοι εισοδοι Αν διαθετουμε τις εξοδους των FF μπορουμε να φορτωσουμε σειριακα και να διαβασουμε εν παραλληλω Αν διαθετουμε τις εισοδους των FF μπορουμε να φορτωσουμε εν παραλ- ληλω και να διαβασουμε σειριακα Παραλληλοι εξοδοι SLI SRO Παραλληλοι εισοδοι SRI SLO Clear Enable > Παραλληλη φορτωση Ολισθηση Δεξια Ολισθηση αριστερα

13 13 Αμφιδρομος καταχωρητης ολισθησης με παραλληλη φορτωση: Το Κυκλωμα CpCp s 1 s 0 εισοδος MUX Λειτουργια αναλλοιωτος ολισθηση δεξια ολισθηση αριστερα παραλληλη φορτωση a b c d A B C D

14 14 Καταχωρητης ολισθησης με παραλληλη φορτωση

15 15 Παραδειγμα σειριακου τροπου λειτουργιας Σειριακη Προσθεση SR A SI SR > SO SR B SI SR > SO FA xyzxyz SCSC QDQD Λ SI CpCp SR A: 1011 x B: 0110 y 0001 S 1110 C z Τελικο κρατουμενο Ελεγχος ολισθησης δεξια

16 16 Παραδειγμα σειριακου τροπου λειτουργιας Σειριακη Προσθεση με JK FF SR A SI SR > SO SR B SI SR > SO SI CpCp SR Ελεγχος ολισθησης δεξια Συνδυαστικο κυκλωμα x y S JKJK Q Λ z KJKJ Στους δυο καταχωρητες αποθηκευονται οι προσθετέοι, και μετα από την προσθεση ολων των ψηφιων στον καταχωρητη Α αποθηκευεται το αθροισμα και στο JK ff το τελικο κρατουμενο. Ζητουμενο η σχεδιαση του συνδυαστικου μερους του κυκλωματος

17 17 Παραδειγμα σειριακου τροπου λειτουργιας Σειριακη Προσθεση με JK FF (2) Παρουσα Εισοδοι Επομενη Εξοδος Εισοδοι JK FF z=Q(t) x y Q(t+1)=C S J K X X X X X X X X 0 J=xy K=x'y' S=x J>KJ>K Q Clear S xyxy CpCp

18 18 Μετρητες •Δυο κατηγοριες μετρητων i.Μετρητες ριπης (ripple counters) ii.Συγχρονοι μετρητες (synchronous counters) > Q A1A1 > Q A2A2 > Q A3A3 In >>> Συνδυαστικο κυκλωμα

19 19 Μετρητες ριπης •Δυαδικοι μετρητες ριπης: Αποτελουνται από Τ ή JK flip-flops συνδεδεμενων εν σειρα ετσι ώστε το σημα εξοδου του ενός να είναι σημα ρολογιου για το επομενο στην σειρα Το FF στην λιγωτερη σημαντικη θεση δεχεται τους παλμους του εξωτερικου ρολογιου. 1 Τ> Τ> Q A1A1 1 Τ> Τ> Q A2A2 1 Τ> Τ> Q A3A3 1 Τ> Τ> Q A4A A1A2A3A4A1A2A3A4

20 20 Δυαδικοι μετρητες ριπης •Ο μετρητης που ειδαμε μετραει προς τα πανω και ονομαζεται "UP COUNTER". •Αν θελουμε να κατασκευασουμε έναν μετρητη που να μετραει προς τα κατω (DOWN COUNTER) θα πρεπει i.ειτε να χρησιμοποιησουμε ακμοπυροδοτητα flip-flops που ενεργοποιειται με την ανερχομενη ακμη του ρολογιου, ii.ειτε να χρησιμοποιησουμε τις συμπληρωματικες εξοδους των ff (τις Q')

21 21 T Q Q Clock T Q Q T Q Q 1 Q 0 Q 1 Q 2 (a) Circuit Clock Q 0 Q 1 Q 2 Count (b) Timing diagram Ενας 3 bit μετρητης ριπης προς τα πανω

22 22 T Q Q Clock T Q Q T Q Q 1 Q 0 Q 1 Q 2 (a) Circuit Clock Q 0 Q 1 Q 2 Count (b) Timing diagram Ενας 3 bit μετρητης ριπης προς τα κατω

23 23 Μετρητες ριπης (2) •Ο BCD μετρητης ριπης εχει το πιο κατω διαγραμμα καταστασεων και εχει δυσκολη σχεδιαση J > K Q Q' 1 1 J > K Q Q' 1 J > K Q Q' 1 1 J > K Q Q' 1 Q 1 Q 2 Q 3 Q 4 CLK Q1Q2Q3Q4Q1Q2Q3Q

24 24 Συγχρονοι Μετρητες •Το σημα του ρολογιου εφαρμοζεται ταυτοχρονα σε όλα τα flip-flops τα οποια είναι συνηθως τυπου T ή JK. Το πιο ff θα αλλαξει κατασταση εξαρταται από τις τιμες των T ή JK όταν εφαρμοζεται οπαλμος του ρολογιου. •Στα προηγουμενα μαθηματα ειδαμε πως σχεδιαζονται οι συγχρονοι μετρητες. Ενας απλουστερος τροπος σχεδιασης βασιζεται στη μελετη της ακολουθιας των καταστασεων •Δυαδικος Μετρητης προς τα πανω ( up counter) Q 4 Q 3 Q 2 Q Το ff που μετρα το λιγωτερο σημαντικο ψηφιο, το Q 1, αλλαζει με κάθε παλμο του ρολογιου => JK=11 To Q 2 αλλαζει όταν Q 1 =1 Το Q 3 αλλαζει όταν Q 2 Q 1 =1 Το Q 4 αλλαζει όταν Q 3 Q 2 Q 1 =1

25 Clock cycle 0080 Q 2 Q 1 Q 0 Q 1 changes Q 2 Πινακας καταστασεων μετρητη 3 bit up counter

26 26 Δυαδικος Μετρητης προς τα πανω ( up counter) •Από τα προηγουμενα καταληγουμε στο πιο κατω κυκλωμα •Για μετρηση προς τα κατω αρκει να συνδεσουμε στις πυλες AND την ανεστραμενη εξοδο των flip-flops. (την Q'). •Δεν εχει σημασια αν τα flip-flops διεγειρονται με την κατερχομενη ή την ανερχομενη ακμη του ρολογιου. Q K Λ J Q Q Q Enable CLK Next

27 27 Μετρητης Up or Down Λ Τ Q' Q Λ Τ Q' Q Λ Τ Q' Q Λ Τ Q' Q Up Down CLK Up Down Λειτουργια 0 0 Αδρανης 0 1 Μετρηση προς τα κατω 1 0 Μετρηση προς τα πανω 1 1 Συμπληρωνεται η εξοδος

28 28 T Q Q Clock T Q Q T Q Q 1 Q 0 Q 1 Q 2 Q 0 Q 1 Q 2 Count T Q Q Q 3 Q Ενας συγχρονος μετρητης προς τα πανω 4 bit

29 29 T Q Q Clock T Q Q Enable Clear T Q Q T Q Q Εισαγωγη δυνατοτητας μηδενισμου και ενεργοποιησης

30 30 Συγχρονος μετρητης BCD (δεκαδικος) •Μετραει από το 0000 στο 1001 και ξανα στο 0000 •Αρκετα πολυπλοκη δομη. Σχεδιαση συμφωνα με την γενικη μεθοδο. •Ο πινακας καταστασεων και διεγερσεων για Τ ff φαινεται πιο κατω •Ακολουθια καταστασεων Εισοδοι FF Εξοδος Q 4 Q 3 Q 2 Q 1 T 4 T 3 T 2 T 1 y T 1 = 1 T 2 = Q 4 'Q 1 T 3 = Q 2 Q 1 T 4 = Q 4 Q 1 +Q 3 Q 2 Q 1 y = Q 4 Q1

31 31 Δυαδικος Μετρητης με παραλληλη φορτωση •Μερικες φορες θελουμε να φερουμε τον μετρητη σε μια ορισμενη κατασταση αποτην οποια θα αρχισει να μετραει προς τα πανω ή προς τα κατω. Αυτό επιτυγχανεται με την παραλληλη φορτωση. •Η γενικη μορφη ενός μετρητη με παραλληλη φορτωση φαινεται πιο κατω: •Clear CLK Load Count Λειτουργια 0 Χ Χ Χ Μηδενισμος FF 1 X 0 0 Αμεταβλητος 1  1 Χ Φορτωση 1  0 1 Μετρηση > CLK LoadCount Carry Clear I 4 I 3 I 2 I 1 A 4 A 3 A 2 A 1 Λειτουργει και σαν καταχωρητης με δυνατοτητα φορτωσης και αυξησης σταδιακα κατά 1 (incrementation) Mπορει να χρησιμοποιηθει για μετρηση modulo-N οπου 1<Ν<16 Το CLEAR είναι ασυγχρονο ενώ το LOAD είναι συγχρονο Το CARRY =1 όταν Α 4 Α 3 Α 2 Α 1 =1

32 32 Μετρητης MOD 6 > CLK LoadCount=1 Carry Clear I 4 I 3 I 2 I 1 A 4 A 3 A 2 A 1 > CLK LoadCount=1 Carry Clear I 4 I 3 I 2 I 1 A 4 A 3 A 2 A = …10  11  12  13  14  15  10  11… = 3 …3  4  5  6  7  8  3  4… 1η Λυση 2η Λυση

33 33 Μετρητης MOD 6 (συνεχεια) > CLK LoadCount=1 Carry Clear I 4 I 3 I 2 I 1 A 4 A 3 A 2 A …0  1  2  3  4  5  0  1… 1 όταν Α 4 Α 3 Α 2 Α 1 =0101=5 3η Λυση > Load=0 Count=1 Carry Clear I 4 I 3 I 2 I 1 A 4 A 3 A 2 A 1 Χ Χ Χ Χ …0  1  2  3  4  5 0  1… 6 5=0101 6=0110 Σπινθηρας!! 0=0000 3η Λυση

34 34 Eνας μετρητης modulo-6 με συγχρονο reset Enable Q 0 Q 1 Q 2 D 0 D 1 D 2 Load Clock Count Q 0 Q 1 Q 2 κυκλωμα

35 35 Eνας μετρητης modulo-6 με ασυγχρονο reset T Q Q Clock T Q Q T Q Q 1 Q 0 Q 1 Q 2 (a) Κυκλωμα Clock Q 0 Q 1 Q 2 Count

36 36 Μετρητης 4 bit με D flip-flops

37 37 Μετρητης 4 bit με παραλληλη φορτωση

38 38 Υλοποιηση με CPLD

39 39 Κυκλωματα χρονισμου Δημιουργια χρονου λεξης (Word time) •Χρονος λεξης = διαρκεια bit x μηκος λεξης •Εστω μηκος λεξης 8 bits => χρονος λεξης = 8 παλμοι του ρολογιου. 3 bit μετρητης  CLK S O> R Q Count Enable Start Word time Stop Start Stop

40 40 Πολυφασικα ρολογια Πολυφασικα σηματα χρονισμου •Πολλες φορες χρειαζομαστε παλμικα σηματα {φ 1,φ 2,…φ n } τα οποια παιρνουν την τιμη "1" σε διαδοχικες περιοδους του ρολογιου με ορισμενη περιοδικοτητα. •Υπαρχουν δυο τροποι παραγωγης αυτων των σηματων i.Με την βοηθεια μετρητη δακτυλιου (ring counter) ii.Με μετρητη και αποκωδικοποιητη μετρητης 2 bit CLK 2 σε 4 Decoder D Q Λ D Q Λ D Q Λ D Q Λ CLK φ 1 φ 2 φ 3 φ 4 Αρχικη κατασταση 1000

41 41 4 – φασικη παλμοσειρα D Q Λ D Q Λ D Q Λ D Q Λ CLK φ 1 φ 2 φ 3 φ 4 φ1φ1 φ2φ2 φ3φ3 φ4φ4

42 42 Κυκλωματα παραγωγης n-φασικων σηματων χρονισμου Start CLK n-bit μετρητης δακτυλιου φ 1 φ 2 φ n CLK Start 2 bit μετρητης 4-φασικη παλμοσειρα 2 σε 4 Decoder φ 1 φ 2 φ 3 φ 4 clear

43 43 Μετρητης Johnson Αναστροφη ουρας D Q Q Clock D Q Q D Q Q Q 0 Q 1 Q n1– Reset Ακολουθια καταστασεων του μετρητη Johnson α/α Εξοδοι FF AND gates για 8-φασικη παλμοσειρα ABCE Α'Ε' Α Β' Β C' C E' A E A'B B'C C'E A B C E Προβλημα η παγιδευση σε αχρησιμοποιητες καταστασεις (υπαρχουν 16 καταστασεις και χρησιμοποιουνται οι 8)

44 44 Μοναδες μνημης Μνημη τυχαιας προσπελασης – RAM •Συλλογη κυταρων αποθηκευσης + σχετικα κυκλωματα για εισοδο- εξοδο δεδομενων. •Η προσπελαση γινεται σε οποιαδηποτε θεση => random access •Οι πληροφοριες αποθηκευονται ή ανακαλουνται κατά ομαδες bits που ονομαζονται words (λεξεις). –Μια λεξη μπορει να παριστανει έναν αριθμο, μια εντολη, έναν ή περισσοτερους χαρακτηρες •Η επικοινωνια μιας μνημης με τον εξω κοσμο γινεται με –Γραμμες εισοδου και εξοδου δεδομενων (data input και output lines). –Γραμμες επιλογης διευθυνσης (Address selection lines) –Γραμμες ελεγχου (control lines)

45 45 Χονδρικη περιγραφη της RAM • Χονδρικο διαγραμμα μνημης τυχαιας προσπελασης: Μοναδα μνημης 2 k λεξεις των n bits/word Data In n n Address lines k Read Write Διευθυνση Μνημης Περιεχομενο Data out

46 46 Βασικες λειτουργιες της μνημης τυχαιας προσπελασης •Δυο είναι οι βασικες λειτουργιες της μνημης τυχαιας προσπελασης •Εγγραφη (Write) δεδομενων i.Μεταφορα της διευθυνσης της επιθυμητης θεσης στις γραμμες διευθυνσης ii.Μεταφορα των δεδομενων στις γραμμες εισοδου δεδομενων iii.Ενεργοποιηση του σηματος ελεγχου Write •Αναγνωση (Read) δεδομενων i.Μεταφορα της διευθυνσης της επιθυμητης λεξης στις γραμμες διευθυνσης. ii.Ενεργοποιηση του σηματος ελεγχου Read. iii.Aναγνωση των δεδομενων

47 47 Τυποι Μνημης •Αναλογα με την μεθοδο προσπελασης i.RAM (Random access Mem.) ii.SAM (Sequential access Mem.) •Αναλογα με την δομη τους i.Static RAM (περιεχει flip-flops) ii.Dynamic RAM (περιεχει πυκνωτες, χρειαζεται ανανεωση του περιεχομενου της => refreshing) •Aναλογα με την διαρκεια ζωης του περιεχομενου της i.Volatile (Προσωρινη – χανει το περιεχομενο μολις αφαιρεθει η τροφοδοσια της) ii.Non-volatile (μονιμη αποθηκευση)

48 48

49 49

50 50

51 51

52 52

53 53


Κατέβασμα ppt "1 ΗY 120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" Καταχωρητες, Μετρητες, Μνημες (Registers, counters, RAMs)"

Παρόμοιες παρουσιάσεις


Διαφημίσεις Google