Η παρουσίαση φορτώνεται. Παρακαλείστε να περιμένετε

Η παρουσίαση φορτώνεται. Παρακαλείστε να περιμένετε

1 Οργάνωση και Αρχιτεκτονική Υπολογιστών Πρόγραμμα Αναβάθμισης Προγράμματος Σπουδών Τμήματος Πληροφορικής Τ.Ε.Ι Θεσσαλονίκης Μάθημα Οργάνωση και Αρχιτεκτονική.

Παρόμοιες παρουσιάσεις


Παρουσίαση με θέμα: "1 Οργάνωση και Αρχιτεκτονική Υπολογιστών Πρόγραμμα Αναβάθμισης Προγράμματος Σπουδών Τμήματος Πληροφορικής Τ.Ε.Ι Θεσσαλονίκης Μάθημα Οργάνωση και Αρχιτεκτονική."— Μεταγράφημα παρουσίασης:

1 1 Οργάνωση και Αρχιτεκτονική Υπολογιστών Πρόγραμμα Αναβάθμισης Προγράμματος Σπουδών Τμήματος Πληροφορικής Τ.Ε.Ι Θεσσαλονίκης Μάθημα Οργάνωση και Αρχιτεκτονική Υπολογιστών Κεφαλαίο Τρίτο Διάδρομοι Μεταφοράς Δεδομένων Καθηγητής: Α. Βαφειάδης 2008

2 2 Οργάνωση και Αρχιτεκτονική Υπολογιστών Διάδρομοι Διασύνδεσης Μονάδων  Οι Βασικές Αρχές λειτουργίας των διαδρόμων  Η Ιεραρχία  Η Δομή  Η Διαιτησία  Παράδειγμα Λειτουργίας Διαδρόμου  Ασύγχρονος και σύγχρονος διάδρομος Οι μονάδες συνδέονται μεταξύ τους με ειδικά συστήματα μεταφοράς πληροφοριών τα οποία ονομάζονται δίαυλοι ή διάδρομοι(buses). Στη παρούσα διάλεξη θα μελετηθούν :

3 3 Οργάνωση και Αρχιτεκτονική Υπολογιστών Βασική αρχή Λειτουργίας Διαδρόμων  Δίαυλος μοναδικής συναλλαγής Μόνο μια μονάδα μπορεί να κατέχει το δίαυλο  Δίαυλος διαιρούμενων συναλλαγών Περισσότερες μονάδες μπορούν να κατέχουν το δίαυλο

4 4 Οργάνωση και Αρχιτεκτονική Υπολογιστών Ένας και μοναδικός Διάδρομος

5 5 Οργάνωση και Αρχιτεκτονική Υπολογιστών Εσωτερικοί Διάδρομοι Pentium II

6 6 Οργάνωση και Αρχιτεκτονική Υπολογιστών Pentium IV

7 7 Οργάνωση και Αρχιτεκτονική Υπολογιστών

8 8 System και Expansion Bus

9 9 Οργάνωση και Αρχιτεκτονική Υπολογιστών Ιεραρχία Διαδρόμων

10 10 Οργάνωση και Αρχιτεκτονική Υπολογιστών Ιεραρχία Διαδρόμων σε PC

11 11 Οργάνωση και Αρχιτεκτονική Υπολογιστών Δομή Διαδρόμου Πληροφορίες από / προς μνήμη

12 12 Οργάνωση και Αρχιτεκτονική Υπολογιστών Δομή Διαδρόμου Πληροφορίες από/προς KME

13 13 Οργάνωση και Αρχιτεκτονική Υπολογιστών Δομή Διαδρόμου Πληροφορίες από/προς Ι/Ο Controller

14 14 Οργάνωση και Αρχιτεκτονική Υπολογιστών Ανάλυση Διαδρόμου

15 15 Οργάνωση και Αρχιτεκτονική Υπολογιστών Σήματα Ελέγχου (1/3)  Bus Request (BREQ): Αίτηση προς το διαιτητή για την απόκτηση του διαύλου  Bus Grant(BGR): Παραχώρηση του διαύλου από το διαιτητή  Interrupt Request (INTREQ): Αίτηση διακοπής προς τη ΚΜΕ  Interrupt acknowledgment (INTACK): Αναγνώριση μιας εκκρεμούσας διακοπής από τη ΚΜΕ

16 16 Οργάνωση και Αρχιτεκτονική Υπολογιστών Σήματα Ελέγχου (2/3)  Memory Request (MREQ): Αίτηση προς την μνήμη για ανάγνωση η εγγραφή  I/O request (IOREQ): Αίτηση προς ελεγκτή Ι/Ο για ανάγνωση η εγγραφή  Read Data(RD): Σήμα έναρξής ανάγνωσης από μνήμη ή συσκευή Ι/Ο  Write Data(WD): Σήμα έναρξης εγγραφής προς μνήμη ή συσκευή Ι/Ο

17 17 Οργάνωση και Αρχιτεκτονική Υπολογιστών Σήματα Ελέγχου (3/3)  Data Ready(DR): Ένδειξη ότι τα ζητούμενα δεδομένα είναι στον δίαυλο  Αcknowledgment (ACK): Ένδειξη ότι μια διαδικασία διαδρόμου πραγματοποιήθηκε  Clock: Χρονισμός  Reset: Επαναφορά του διαύλου στην κενή θέση

18 18 Οργάνωση και Αρχιτεκτονική Υπολογιστών Διαιτησία Διαδρόμου  Κεντρική (centralized)  Διαιτησία του πλησιέστερου προς τη ΚΜΕ Διαιτητής στη ΚΜΕ  Διαιτησία με προτεραιότητες Διαιτητής ανεξάρτητος  Κατανεμημένη (distributed)  Ύπαρξη προτεραιοτήτων για κάθε μονάδα Δεν υπάρχει κεντρικός διαιτητής

19 19 Οργάνωση και Αρχιτεκτονική Υπολογιστών Διαιτησία του πλησιέστερου προς ΚΜΕ

20 20 Οργάνωση και Αρχιτεκτονική Υπολογιστών Διαιτησία με Προτεραιότητες

21 21 Οργάνωση και Αρχιτεκτονική Υπολογιστών Λειτουργία Διαδρόμου μιας συναλλαγής(1/3) Εγγραφή αίτησης της ΚΜΕ στο Δίαυλο για ανάγνωση μνήμης  Bus Request στο διαιτητή  Bus Grand από το διαιτητή  Διεύθυνση στο Address bus  Memory Request στο control bus  Read Data στο control bus

22 22 Οργάνωση και Αρχιτεκτονική Υπολογιστών Λειτουργία Διαδρόμου μιας συναλλαγής(2/3) Τοποθέτηση δεδομένων από τη μνήμη στο δίαυλο  Ανάγνωση σημάτων MREQ και Data Read από το Control Bus  Ανάγνωση διεύθυνσης από το address Bus  Κύκλος μνήμης (ανάγνωση)  Τοποθέτηση του δεδομένου στο data bus  Data Ready στο control bus

23 23 Οργάνωση και Αρχιτεκτονική Υπολογιστών Λειτουργία Διαδρόμου μιας συναλλαγής(3/3 ) Ανάγνωση της KME δεδομένων από το Δίαυλο  Ανάγνωση του σήματος Data Ready (control Bus)  Ανάγνωση των Δεδομένων από τo Data Bus

24 24 Οργάνωση και Αρχιτεκτονική Υπολογιστών Χρονισμός Διαδρόμου  Σύγχρονος διάδρομος Ύπαρξη Χρονισμού (clock Signal) Λίγα σήματα ελέγχου  Ασύγχρονος διάδρομος Πρωτόκολλο χειραψίας Περισσότερα σήματα ελέγχου

25 25 Οργάνωση και Αρχιτεκτονική Υπολογιστών Σύγχρονος Διάδρομος

26 26 Οργάνωση και Αρχιτεκτονική Υπολογιστών Πρωτόκολλο Χειραψίας σε Ασύγχρονο Διάδρομο

27 27 Οργάνωση και Αρχιτεκτονική Υπολογιστών Πρωτόκολλο Χειραψίας σε Ασύγχρονο Διάδρομο με πολυπλεξία

28 28 Οργάνωση και Αρχιτεκτονική Υπολογιστών Η εξέλιξη των Διαδρόμων Bus Type Bus Width (bits) Bus Speed (MHz) Data /cycle Transfer Rate (MB/sec) ISA168 1 EISA328 1 VL-bus VL-bus AGP x AGP x GB PCI PCI PCI PCI-X GB PCI-X GB PCI-X GB PCI = Peripheral Component Interconnect ISA = Industry Standard Architecture AGP = Accelerated Graphic Port

29 29 Οργάνωση και Αρχιτεκτονική Υπολογιστών PCI- Express USB MB/s * Αμφίδρομη μετάδοση

30 30 Οργάνωση και Αρχιτεκτονική Υπολογιστών PCI-express X2

31 31 Οργάνωση και Αρχιτεκτονική Υπολογιστών PCI vs PCI express Αρχιτεκτονική Dell

32 32 Οργάνωση και Αρχιτεκτονική Υπολογιστών PCI slots Dell

33 33 Οργάνωση και Αρχιτεκτονική Υπολογιστών PCI-express connectors

34 34 Οργάνωση και Αρχιτεκτονική Υπολογιστών PCI Motherboard

35 35 Οργάνωση και Αρχιτεκτονική Υπολογιστών Motherboard with Four Slots – PCIe x16, PCI, PCIe x8, and PCI-X (from bottom to top)

36 36 Οργάνωση και Αρχιτεκτονική Υπολογιστών PCI-express 2.0 Source Dell


Κατέβασμα ppt "1 Οργάνωση και Αρχιτεκτονική Υπολογιστών Πρόγραμμα Αναβάθμισης Προγράμματος Σπουδών Τμήματος Πληροφορικής Τ.Ε.Ι Θεσσαλονίκης Μάθημα Οργάνωση και Αρχιτεκτονική."

Παρόμοιες παρουσιάσεις


Διαφημίσεις Google