Η παρουσίαση φορτώνεται. Παρακαλείστε να περιμένετε

Η παρουσίαση φορτώνεται. Παρακαλείστε να περιμένετε

HY 120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" Αναλυση και συνθεση συγχρονων ακολουθιακων κυκλωματων (Μερος Β')

Παρόμοιες παρουσιάσεις


Παρουσίαση με θέμα: "HY 120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" Αναλυση και συνθεση συγχρονων ακολουθιακων κυκλωματων (Μερος Β')"— Μεταγράφημα παρουσίασης:

1 HY 120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" Αναλυση και συνθεση συγχρονων ακολουθιακων κυκλωματων (Μερος Β')

2 Σχεδιαση με αχρησιμοποιητες καταστασεις Ειδαμε σε προηγουμενο παραδειγμα ότι με την ελαχιστοποιηση καταστασεων μειωσαμε τις καταστασεις ενός διαγραμματος από 7 σε 5. Ο αριθμος των απαιτουμενων flip-flops παρα- μενει ο ιδιος δηλαδη 3. Η υπαρξη όμως 3 αδια- φορων καταστασεων (2 3 -5=3) βοηθα στην ελαχιστοποιηση του συνδυαστικου κυκλωματος a dg cb f e 0/0 1/0 1/1 a d cb 0/0 1/0 e 1/1 0/0  Κωδικοποιηση a =001 b =011 c =010 d =100 e =101

3 Παραδειγμα σχεδιασης με αχρησιμοποιητες καταστασεις Ο ελαχιστοποιημενος πινακας καταστασεων του κυκλωματος είναι: Παρουσα Επομενη κατ. Εξοδος κατασταση x=0 x=1 x=0 x=1 ABCABCABC a b c d e

4 Παραδειγμα σχεδιασης με αχρησιμοποιητες καταστασεις (2) Χρειαζονται 3 Flip-flops. Επιλεγεται ο τυπος SR. Με την βοηθεια του πινακα διεγερσης του RS FF, κατασκευαζουμε τον πινακα διεγερσης του κυκλωματος. ΑΒC xABC S A /R A, S B /R B, S C /R C y Παρουσα κατ. Εισοδος Επομενη κατ. Εισοδοι Flip-flop Εξοδος X 0 X 0 X X X X X X 0 1 X X 0 0 X X 0 0 X 0 X X X X 0 0 X 0 1 1

5 Παραδειγμα σχεδιασης με αχρησιμοποιητες καταστασεις (3) Υπαρχουν τρεις αχρησιμοπoιητες καταστασεις οι οποιες σε συνδυασμο με τις δυο τιμες της εισοδου δινουν 6 αδιαφορους ορους, δηλαδη τους ΑΒCx=0000,0001, 1100,1101, 1110,1111. Οι χαρτες Καρνω εχουν ως εξης: ΑB Cx X X X ΑB Cx X X X ΑB Cx X X X ΑB Cx X X X ΑB Cx X X X ΑB Cx X X X 1 X X 1 S A =Bx R A =Cx' 1 X S B =A'B'x X X X R B =Bx+BC X X X 1 1 S C =x' X R C = x

6 Παραδειγμα σχεδιασης με αχρησιμοποιητες καταστασεις (4) To λογικο διαγραμμα είναι: Α Q Q' S>RS>R B Q Q' S>RS>R C Q Q' S>RS>R CLK x y ΑB Cx X X X 1 y=Ax Χαρτης Karnaugh για την εξοδο

7 Σχεδιαση με αχρησιμοποιητες καταστασεις Προβλημα: Η αποφυγη αχρησιμοποιητων ή μη εγκυρων καταστασεων. Το κυκλωμα μπορει να παγιδευτει και να παραμενει συνεχως στις αχρησιμοποιητες καταστασεις. Πρεπει να προβλεπεται διεξοδος, όπως: 1.Μια εισοδος "γενικης επαναφορας στο μηδεν" (master reset) με την οποια όλα τα ff επαναφερονται στην κατασταση μηδενισμου (reset)- αν η 00…0 ανηκει στις εγκυρες καταστασεις ή σε καποιαν άλλη εγκυρη κατασταση. 2.Μια καλη τακτικη είναι και η ερευνα για τις επομενες καταστασεις από τις αχρησιμοποιητες καταστασεις. Δηλαδη αφου σχεδιασουμε το κυκλωμα σχηματιζουμε τον πινακα καταστασεων ο οποιος θα περιεχει εκτος από τις εγκυρες και τις αχρησιμοποιητες καταστασεις και προσπαθουμε να ανιχνευσουμε το ενδεχομενο παγιδευσης.

8 Συμπληρωση του πινακα καταστασεων με τις αχρησιμοποιητες καταστασεις Βρήκαμε ότι S A =Bx, R A =Cx', S B =A'B'x, R B =Bx+BC, S C =x', R C =x. Συμπληρωνουμε τον πινακα καταστασεων με τις αχρησιμοποιητες καταστασεις 000,110 και 111 Παρουσα κατ. Εισοδος Εισοδοι Flip-flop Επομενη κατ. Εξοδος ΑΒC x S A /R A, S B /R B, S C /R C ΑBC y

9 Ελεγχος αυτοματης διορθωσης και εκκινησης Το πληρες διαγραμμα καταστασεων είναι το εξης: /0 1/ /1 0/ /0 1/0 0/0 1/1 To κυκλωμα είναι αυτοματης διορθωσης (=δεν παγιδευεται) Επισης είναι αυτοματης εκκινησης

10 Σχεδιαση μετρητων Ο μετρητης είναι ένα ακολουθιακο κυκλωμα το οποιο διερχεται από μια προδιαγραμμένη ακολουθία καταστάσεων σε συγχρονισμο με τους παλμους του ρολογιου. Οι παλμοι αυτοι λεγονται και "παλμοι μετρησης". Ακολουθια καταστασεων: δυαδικη σειρα μετρησης, δεκαδικη σειρα μετρησης, κλπ. 1.Δυαδικος μετρητης n bit: αν τοκυκλωμα εχει n FF και διερχεται διαδοχικα από τις καταστασεις 00…0 εως 11…1. 2.Δεκαδικος μετρητης (BCD counter): αν εχει 4 FF και διερχεται από τις καταστασεις 0000 εως 1001 Χρηση μετρητων: 1.μετρηση αριθμου συμβαντων 2.δημιουργια ακολουθιων χρονισμου για ελεγχο ψηφιακων κυκλωματων

11 Σχεδιαση ενός 3 bit δυαδικου μετρητη. Διαγραμμα καταστασεων: Ο μετρητης μετραει "προς τα πανω" (Up counter). H μεταβαση από κατασταση σε επομενη κατασταση γινεται με κάθε παλμο του ρολογιου. O πινακας καταστασεων και διεγερσης φαινεται πιο κατω Παρουσα κατ. Επομενη κατ Εισοδοι FF (T τυπου) ΑΒC ABC T A T B T C up Χαρακτηριστικος πινακας Τ flip-flop T Q(t+1) 0 Q(t) 1 Q'(t) Από τον πινακα διεγερσης: Τ C = 1 T B = C T A = A'BC+ABC=(A'+A)BC= = BC

12 Λογικο διαγραμμα του δυαδικου μετρητη 8 καταστασεων (με T flip-flops) A T > Q Q' B T > Q Q' C T > Q Q' CLK 1 A B C

13 Σχεδιαση μετρητη με 6 καταστασεις Η ακολουθια καταστασεων από τις οποιες διερχεται ο μετρητης φαινεται στο σχημα. Ο Πινακας καταστασεων και διεγερσης για υλοποιηση με JK flip-flops φαινεται πιο κατω: Παρουσα Επομενη Εισοδοι Flip-flop ABC ABC J A K A J B K B J C K C X 0X 1X X 1X X X X1 0X X0 0X 1X X0 1X X X1 X1 0X A 0 1 BC A 0 1 BC A 0 1 BC A 0 1 BC X 1 X X J A =B X X X X 1 K A =B 0 1 X X J B = C, K B =1 1 X X 0 J C =B', K C =1 Q(t) Q(t+1) JK 0 0 0X 0 1 1X 1 0 X1 1 1 X0 Αυτοματη διορθωση και Αυτοματη εκκινηση

14 Λογικο διαγραμμα του μετρητη 6 καταστασεων (με JK flip-flops) A J > K Q Q' B J > K Q Q' C J > K Q Q' CLK 1

15 Σχεδιαση μετρητη με 6 καταστασεις (2) Mε D Flip-flops: Παρουσα Επομενη Εισοδοι FF ABC ABC D A D B D C A 0 1 BC A 0 1 BC A 0 1 BC X X 0 D A =A'B+AB' 0 1 X 0 D B =C 1 0 X 0 D C =B'C' Aυτοματη διορθωση και αυτοματη εκκινηση Α D > Q Q' C D > Q Q' B D > Q Q' CLK

16 Σχεδιαση μετρητη με 6 καταστασεις (3) Με SR flip-flop Παρουσα Επομενη Εισοδοι ff ABC ABC S A R A S B R B S C R C X 0X X X X0 0X X X A 0 1 BC A 0 1 BC A 0 1 BC A 0 1 BC A 0 1 BC A 0 1 BC X 1 X X X 0 S A =A'B X X X X 1 R A =AB 0 1 X 0 S B =C X 0 X 1 R B =C' 1 0 X 0 S C =B'C' 0 1 X 0 R C =C Αυτοματη διορθωση και αυτοματη εκκινηση

17 Λογικο διαγραμμα του μετρητη 6 καταστασεων (με SR flip-flops) B S > R Q Q' C S > R Q Q' A S > R Q Q' CLK

18 Παραδειγμα Σχεδιασης: Ανιχνευτης Ακολουθιας Να σχεδιασθει κυκλωμα που να ανιχνευει την ακολουθια 01 στη ακολουθια δυαδικων ψηφιων που εφαρμοζονται στην εισοδο x σε συγχρονισμο με τους παλμους του ρολογιου, δηλαδη αν x = τοτε z = BHMA 1o: Διαγραμμα καταστασεων Από αρχικη κατασταση Α με x=1 παραμενουμε στην Α με z= 0 Από την Α με x=0 παμε στην Β με z= 0. Από την Β με x= 0 παραμενουμε στην Β με z=0 ενώ με x=1 γυριζουμε στην Α με z=1 A 1/0 0/0 B 1/1 BHMA 2o: To διαγραμμα δεν ελαχιστοποιειται ΒΗΜΑ 3ο: Χρειαζεται 1 flip-flop

19 Παραδειγμα Σχεδιασης: Ανιχνευτης Ακολουθιας (2) BHMA 4o: Κωδικοποιηση Α=0, Β=1 ΒΗΜΑ 5ο: Πινακας καταστασεων. Μεταβλητη παρουσας καταστασης y. Μεταβλητη επομενης καταστασης Υ Παρουσα Εισοδος Επομενη Εξοδος Εισοδος Τ ff Εισοδοι JK ff Εισοδοι RS ff y x Y z T JK SR X X 0X X0 X X 01 z = xy, {T=x  y}, {J=x', K=x}, {S=x', R=x} Q T > z J > K Q Q' z x x y y

20 Παραδειγμα σχεδιασης: Ανιχνευτης της ακολουθιας 1111 Θελουμε να σχεδιασουμε ένα συγχρονο ακολουθιακο κυκλωμα που ανιχνευει στην εισοδο του την ακολουθια 1111 με επαναληψεις: Δηλαδη αν x = τοτε z = Ευρεση διαγραμματος καταστασεων: a 0/0 b 1/0 0/0 c 1/0 0/0 d 1/0 1/1 0/0 Κωδικοποιηση καταστασεων Χρειαζονται 2 flip-flops Α και Β a=[0 0], b=[0 1], c=[1 0], d=[1 1] Παρουσα Επομενη Εξοδος x=0 x=1 x=0 x=1 AB AB AB z z AB x Επομενη κατασταση AB x Εξοδος

21 Παραδειγμα σχεδιασης: Ανιχνευτης της ακολουθιας 1111 (2) AB x Εξοδος z=ABx AB x Επομενη κατασταση AB x T A = Ax'+A'Bx AB x T B = Bx'+A'x+B'x Σχεδιαση με Τ Flip-flops => Σχεδιαση με RS flip-flops => AB x X S Α =Βx AB x X 0 1 S B = B'x AB x 0 1 X X 0 R B =x'+A'B AB x 0 1 X X R A = x'

22 Παραδειγμα σχεδιασης:Ανιχνευτης ακολουθιας δυο ακριβως "0" ακολουθουμενων από "10" Δηλαδη αν x = τοτε z = Διαγραμμα καταστασεων: a 1/0 b 0/0 1/0 c 0/0 d 1/0 0/1 e 0/0 1/0 abcdeabcde x 0 1 b/0 a/0 c/0 a/0 e/0 d/0 b/1 a/0 e/0 a/0 Παρουσα Επομενη Εξοδος

23 Ελαχιστοποιηση καταστασεων με τον πινακα συνεπαγωγης Πινακας καταστασεων προς ελαχιστοποιηση abcdeabcde x 0 1 c/1 b/0 c/1 e/0 b/1 e/0 d/0 b/1 e/0 a/1 a b c d bcdebcde X X X ba cb,be X X X  Πινακας συνεπαγωγων abdeabde x 0 1 b/1 b/0 b/1 e/0 d/0 b/1 e/0 a/1 Ελαχιστοποιημενος πινακας καταστασεων

24 Ελαχιστοποιηση καταστασεων με τον πινακα συνεπαγωγης (2) Πινακας καταστασεων: abcdefghabcdefgh x 0 1 e/0 d/0 a/1 f/0 c/0 a/1 b/0 a/0 d/1 c/0 c/0 d/1 h/1 g/1 c/1 b/1 bcdefghbcdefgh a b c d e f g Πινακας συνεπαγωγων Χ Χ Χ Χ Χ Χ hc,gb Χ Χ Χ Χ Χ Χ X X ad X X X ad,fc X X eb X X X X X X (a,d)=>a (b,e)=>b (c,f) =>c g h x 0 1 b/0 a/0 a/1 c/0 c/0 a/1 h/1 g/1 c/1 b/1 Ελαχιστοποιημενος πινακας καταστασεων

25 Κωδικοποιηση καταστασεων Παραδειγμα: Διδεται ο κατωθι πινακας καταστασεων 0 1 ΑΒCDEFGΑΒCDEFG B/0 E/0 C/0 G/0 D/0 F/0 A/1 A/0 G/0 C/0 A/0 A/1 F/0 D/0 Κωδικ. Ι J a =xb'+cx abc K a =x+c' A=000 J b =c Β=001 K b =c' C=011 J c =b' D=010 K c =b E=101 z=c'ba'x'+c'ax F=110 3 OR, 4 AND G=111 1 NOT =8 πυλες Κωδικ. ΙΙ J a =xc'+xb' abc K a =x+c A=000 J b =ac'+a'c Β=001 K b =c+x'a+xa' C=010 J c =b+x'a' D=011 K c =1 E=100 z=xac+x'bc F=101 6 OR, 9 AND G=110 1 NOT =16 πυλες a01a01 bc A B C D X E G F a01a01 bc A B D C E F X G Αν τοτε οι 1 και 2 πρεπει να είναι γειτονικες x=1 x=0 Aν τοτε οι 1 και 2 πρεπει να είναι γειτονικες

26 ΣΚΙΕΡ Σκιέρ

27 ΗY 120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" Καταχωρητες, Μετρητες, Μνημες (Registers, counters, RAMs)

28 Συγχρονα ακολουθιακα κυκλωματα σε μορφη ολοκληρωμενου κυκλωματος Συγχρονα ακολουθιακα MSI chips με ff, πολύ κοινα στην αγορα είναι οι 1.Καταχωρητες (registers) Ομαδα ff και συνδυαστικο κυκλωμα για εκτελεση διαφορων λειτουργιων όπως μεταφορα, αποθηκευση και επεξεργασια πληροφοριων. Βασική μοναδα στην σχεδιαση ακολουθιακων κυκλωματων και CPUs 2.Μετρητες (counters) Ομαδα ff με συνδυαστικο κυκλωμα που διατρεχει διαδοχικα μια προκαθορισμενη σειρα καταστασεων σε συγχρονισμο με τους παλμους του ρολογιου. Χρησιμοποιειται για την δημιουργια σηματων χρονισμου 3.Οι μνημες τυχαιας προσπελασης (Random Access Μemories – RAMs) Συνολο στοιχειων μνημης (= flip-flops) μαζι με κυκλωματα εισαγωγης και εξαγωγης πληροφοριας από αυτά. Η RAM διαφερει από την ROM στο ότι μπορουμε ΚΑΙ να αποθηκευουμε πληροφοριες στην RAM

29 Καταχωρητες Ο απουστερος φαινεται στο σχημα: Αναλογα με το ειδος του flip-flop εχουμε 1.Μανταλωτες 2.Καταχωρητες 1.Οι μανταλωτες (latches) αποτελουνται από flip-flops που αλλαζουν κατασταση όταν εχουμε παλμο του ρολογιου (CLK=1) ενώ όταν CLK=0 οι εξοδοι παραμενουν σταθερες. Καθ' ον χρονον CLK=1 οι εξοδοι ακολουθουν τις εισοδους Α k =I k. Ετσι εχουμε μεταφορα και αποθηκευση της εισοδου όταν CLK=1 και διατηρηση της ιδιας καταστασης όταν CLK=0. 2.Αν τα ff είναι ακμοπυροδοτητα ή τυπου Master-Slave τοτε για CLK=0 ή 1 οι εξοδοι είναι αμεταβλητοι και παιρνουν τις τιμες των εισοδων οταν CLK  ή , αναλογα αν το ff ενεργοποιειται με την ανερχομενη ή την κατερχομενη ακμη του παλμου του ρολογιου. Το κυκλωμα ονομαζεται τοτε Καταχωρητης. Μπορει να αντικαταστησει έναν μανταλωτη αλλα με απωλεια ταχυτητας > QDQD A4A4 I4I4 > QDQD A3A3 I3I3 > QDQD A2A2 I2I2 > QDQD A1A1 I1I1 CLK

30 Καταχωρητες με παραλληλη φορτωση (Parallel Load) Φορτωση είναι η μεταφορα νεων πληροφοριων στον καταχωρητη Παραλληλη είναι η φορτωση όταν γινεται ταυτοχρονα για όλα τα ff με την ακμη του CLK. H εισοδος του CLK λεγεται και loading enable. Αν δεν θελουμε η φορτωση να γινεται με κάθε παλμο του ρολογιου 1.Μπορουμε να παρεμβαλουμε στην γραμμη του CLK μια πυλη AND με μια εισοδο ελεγχου φορτωσης Η πρακτικη αυτή μπορει να δημιουρ- γησει προβληματα λογω εισαγωγης καθυστερησης στο CLK. 2. Μπορουμε να επεμβουμε στις εισοδους των ff και να παρεμβαλουμε ένα σημα ελεγχου φορτωσης όπως γινεται στα επομενα σχηματα CLC Cp

31 Καταχωρητες με ελεγχομενη παραλληλη φορτωση Q Q' S > R A1A1 I1I1 Q Q' S > R A2A2 Q Q' S > R A3A3 Q Q' S > R A4A4 I2I2 I3I3 I4I4 Load CLK Q Q' D > I2I2 A2A2 Q Q' D > I1I1 A1A1 Q Q' D > I3I3 A3A3 Q Q' D > I4I4 A4A4 Clear CLK Load Clear

32 Υλοποιηση ακολουθιακου κυκλωματος Ένα ακολουθιακο κυκλωμα αποτελειται από flip-flops και συνδυαστικο κυκλωμα δηλαδη μπορει να υλοποιηθει με έναν καταχωρητη (που παρεχει τα flip-flops) και ένα συνδυαστικο κυκλωμα Καταχωρητης Συνδυαστικο κυκλωμα CLK n n Load Εισοδος Εξοδος

33 Παραδειγμα υλοποιησης ακολουθιακου κυκλωματος Υλοποιηση με D –τυπου flip-flops Διδεται ο πινακας καταστασεων Παρουσα Εισοδος Επομενη Εξοδος Α 1 Α 2 x Α 1 Α 2 y Εξισωσεις εισοδου των FF D 1 =A 1 (t+1)=A 1 x' D 2 =A 2 (t+1)=A 2 x'+ A 2 'x= A 2  x y= A 2 x A 1 A 2 D1D1 D2D2 x y Q Q

34


Κατέβασμα ppt "HY 120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" Αναλυση και συνθεση συγχρονων ακολουθιακων κυκλωματων (Μερος Β')"

Παρόμοιες παρουσιάσεις


Διαφημίσεις Google