Δρ Α. Νασιοπούλου ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗ - ΝΑΝΟΗΛΕΚΤΡΟΝΙΚΗ

Παρουσίαση με θέμα: "Δρ Α. Νασιοπούλου ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗ - ΝΑΝΟΗΛΕΚΤΡΟΝΙΚΗ"— Μεταγράφημα παρουσίασης:

1 Δρ Α. Νασιοπούλου ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗ - ΝΑΝΟΗΛΕΚΤΡΟΝΙΚΗ
Παρούσα κατάσταση και προοπτικές Δρ Α. Νασιοπούλου Διευθύντρια Ινστιτούτου Μικρ/κής ΕΚΕΦΕ Δημόκριτος Α. Νασιοπούλου

2 20ος αιώνας Με τον χειρισμό μερικών από αυτούς τους απείρως μικρούς κόσμους του Blaise Pascal αναπτύχθηκε ένας ολόκληρος βιομηχανικός κλάδος, στην καρδιά της κοινωνίας της πληροφορίας: «Το απείρως μικρό αποτελείται από μια απειρία από κόσμους, ο καθένας από τους οποίους έχει το δικό του στερέωμα, τους δικούς του πλανήτες και τη δικιά του γη…» Blaise Pascal 17ος αιώνας μ.Χ. Η Μικροηλεκτρονική και οι σχετικές τεχνολογίες Μικροηλεκτρονική -> Κινητήρια δύναμη για οικονομική και κοινωνική ανάπτυξη τις τελευταίες δεκαετίες Έκρηξη της νανοτεχνολογίας Επεξεργασία της πληροφορίας αποθήκευση & διάδοση δεδομένων Ηλεκτροχημικές διεργασίες Υγεία Η μεγάλη έκρηξη της Νανοτεχνολογίας Νανοηλεκτρονική -> - Νέες δυνατότητες - Νέες προοπτικές Νανοβιοτεχνο- λογία Νέες αναδυόμενες εφαρμογές Περιβάλλον Δομικές εφαρμογές-Κατασκευές Παγκόσμια ετήσια αγορά Μικρ/κής ~ 900δισ. €

3 Mικροηλεκτρονική - Nανοηλεκτρονική
Ημερομηνίες σταθμοί 1947: Πρώτο transistor 1965: Νόμος του Moore (πρόβλεψη) 1977: Η βιομηχανία αποφασίζει CMOS Μείωση διαστάσεων:  70% κάθε 2-3 χρόνια Α. Νασιοπούλου

4 Εξέλιξη ολοκληρωμένων κυκλωμάτων Με σμίκρυνση των διαστάσεων
Αποτέλεσμα της σμίκρυνσης: Αύξηση της ταχύτητας Ελάττωση του όγκου Ελάττωση της κατανάλωσης ισχύος Ελάττωση του κόστους Αύξηση της αξιοπιστίας Α. Νασιοπούλου

5 MOORE’S LAW Α. Νασιοπούλου

6 ακτίνα της αλυσίδας του DNA
130 nm 90 nm 60 nm 45 nm ? Από την Μικρο στην Νανοηλεκτρονική 1970  10μm 1985  1μm 2000  < 0.1μm (100nm) 2008  45 nm (45nm, δισκίδια 300mm) 1 nm ακτίνα της αλυσίδας του DNA Α. Νασιοπούλου

7 Recent evolution: Transistor features: Scaling down
CMOS Basic unit: MOSFET Recent evolution: Transistor features: Scaling down Πηγή n++ 25nm Απαγωγός p+ p Si Πύλη Tox = 1.5 nm N-MOSFET, channel length 25nm 130 nm 90 nm 60 nm 45 nm ? Why we follow scaling down Wafer size: Scaling up Α. Νασιοπούλου

8 CMOS 2020 CMOS switch Size: Lg ≈ 5nm Density: 1010/cm2
Speed: ≈ 0.1ps/op (10THz FT, 100GHz circuit) Power: 106 W/cm2 Α. Νασιοπούλου

9 Σχηματική εικόνα τομής κυκλώματος CMOS
Α. Νασιοπούλου

10 EΠΕΞΕΡΓΑΣΜΕΝΟ ΔΙΣΚΙΔΙΟ
ΔΙΣΚΙΔΙΑ ΠΥΡΙΤΙΟΥ EΠΕΞΕΡΓΑΣΜΕΝΟ ΔΙΣΚΙΔΙΟ Δισκίδια πυριτίου που χρησιμοποιούνται στα ολοκληρωμένα κυκλώματα από μονοκρυσταλλικό πυρίτιο: Διάμετρος: 4,5,6,8 ή 12 ίντζες Α. Νασιοπούλου

11 ΔΙΕΡΓΑΣΙΕΣ ΚΑΤΑΣΚΕΥΗΣ Ο.Κ
 Λιθογραφία και εγχάραξη  Θερμικές διεργασίες (οξείδωση, διάχυση προσμείξεων, ανόπτηση)  Ιοντική εμφύτευση  Εναπόθεση λεπτών υμενίων (πολυκρυσταλλικό πυρίτιο, μέταλλα, διηλεκτρικά) Α. Νασιοπούλου

12 Α. Νασιοπούλου Δισκίδιο πυριτίου Τελειωμένο Ο.Κ. Χαρακτηρισμός
Οπτική παρατήρηση ΦΩΤΟΛΙΘΟΓΡΑΦΙΑ • Εναπόθεση Εκθεση Εμφάνιση Οξείδωση Διάχυση Εμφύτευση Eγχάραξη ΔΙΑΔΙΚΑΣΙΕΣ ΕΠΕΞΕΡΓΑΣΙΕΣ Α. Νασιοπούλου

13 ΛΙΘΟΓΡΑΦΙΑ ΚΑΙ ΕΓΧΑΡΑΞΗ ΛΕΠΤΩΝ ΥΜΕΝΙΩΝ
2. έκθεση σε ακτινοβολία μέσω μάσκας 1. επίστρωση πολυμερούς σε φιλμ SiO 2 που πρόκειται να σχηματοποιηθεί 4. εγχάραξη με πλάσμα του 3. εμφάνιση 5. αφαίρεση του πολυμερούς θετικού τόνου αρνητικού τόνου πολυμερές δισκίο Si φιλμ SiO Α. Νασιοπούλου

14 ΕΞΟΠΛΙΣΜΟΣ ΙΟΝΤΙΚΗΣ ΕΜΦΥΤΕΥΣΗΣ
 Αέρια πηγή  Ιονισμός του αερίου (πλάσμα σε κενό περίπου 10-6Torr)  Διαχωρισμός ιόντων ανάλογα με την ενέργεια τους και την μάζα τους ( q / m ).  Επιτάχυνση ιόντων  Εστίαση δέσμης ( collimation).  Σάρωση της δέσμης στο δισκίδιο. Α. Νασιοπούλου

15 Εναπόθεση λεπτών υμενίων σε αντιδραστήρα CVD: Χημική εναπόθεση από ατμό
Α. Νασιοπούλου

16 Οδικός τεχνολογικός χάρτης ολοκληρωμένων κυκλωμάτων
Σημερινή τεχνολογία (CMOS): σε χρήση μέχρι τουλάχιστον το έτος 2020 Μετά – CMOS τεχνολογία: Μη ορατή ακόμα στον ορίζοντα Α. Νασιοπούλου

17 ΕΡΕΥΝΑ Νέες διατάξεις Με χρήση νέων υλικών Νέες αρχιτεκτονικές
Νέα υλικά Συστήματα Με χρήση νέων υλικών Νέες αρχιτεκτονικές Νέοι φυσικοί μηχανισμοί Υποστρώματα Διηλεκτρικά πύλης Μέταλλα πύλης και επαφών Μέταλλα διασυνδέσεων Νανοδομές ημιαγωγών Μοριακά υλικά Συστήματα σε μία ψηφίδα Συστήματα πολλαπλών ψηφίδων Α. Νασιοπούλου

18 Έρευνα σε υποστρώματα Short Channel Effects Α. Νασιοπούλου

19 ΟΡΙΑ ΣΤΗΝ ΤΕΧΝΟΛΟΓΙΑ ΑΝΑΛΟΓΑ ΜΕ ΤΟ ΥΠΟΣΤΡΩΜΑ
Α. Νασιοπούλου

20 ΗΛΕΚΤΡΟΣΤΑΤΙΚΟΣ ΕΛΕΓΧΟΣ ΤΟΥ ΚΑΝΑΛΙΟΥ
Α. Νασιοπούλου

21 ΕΞΕΛΙΞΗ ΤΗΣ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣ ΤΩΝ TRANSISTORS
Α. Νασιοπούλου

22 ΕΡΕΥΝΑ ΣΤΙΣ ΔΙΑΤΑΞΕΙΣ CMOS
Υπόστρωμα SOI Τεταμένο Si Διηλεκτρικά Υλικά υψηλής διηλεκτρικής σταθεράς Υλικά πύλης Ni-FUSI (fully silicide) or Ni-FUSI with Y-, Tb- or Yb interlayer Μέταλλα επαφών πηγής και απαγωγού TiSi2  CoSi2  NiSi (SiGe source/drain) Πηγή n++ 25nm Απαγωγός p+ p Si Πύλη Tox = 1.5 nm Used for years 0.18μm – 0.09μm node Α. Νασιοπούλου

23 CMOS: ΤΕΛΟΣ ΟΔΙΚΟΥ ΤΕΧΝΟΛΟΓΙΚΟΥ ΧΑΡΤΗ
FOR DRAM, MPU and ASICS Minimum feature size ≈ 5nm More than 1010 transistors/cm2 for logic (1012 transistors/chip) More than 1011 bits/cm2 for memories Operation at 100GHz Power consumption: Less that 170W per MPU DRAM = Dynamic Random Access Memory MPU = Microprocessor Unit ASIC = Application Specific Integrated Circuit Α. Νασιοπούλου

24 ΕΝΑΛΛΑΚΤΙΚΕΣ ΔΙΑΤΑΞΕΙΣ: ΜΕΤΑ-CMOS ΕΠΟΧΗ?
Logic devices Memory devices Α. Νασιοπούλου

25 ΝΕΕΣ ΑΝΑΔΥΟΜΕΝΕΣ ΔΙΑΤΑΞΕΙΣ
Δίοδοι σήραγγος υπό συντονισμό (RTDs: Resonsnt Tunneling Devices) Ενδομοριακές νανοηλεκτρονικές διατάξεις (Intramolecular nanoelectronics) Μετάβαση από την μία λογική κατάσταση στην άλλη γίνεται στο επίπεδο ενός απλού μορίου. Μαγνητικές διατάξεις μνήμης Διατάξεις ενός ηλεκτρονίου (SETs: Single Electron Tunneling devices) Βασίζονται σε: Μεταλλικές νησίδες/ νανοκρυσταλλίτες σε μονωτικό Κβαντικές τελείες ημιαγωγών σε μονωτικό Α. Νασιοπούλου

26 ΔΙΟΔΟΙ ΣΗΡΑΓΓΟΣ ΥΠΟ ΣΥΝΤΟΝΙΣΜΟ Ι
Σχήμα 1 Διηλεκτρικό Κβαντικό στρώμα ημιαγωγού Βασική δομή Εο= Ενέργεια υποζώνης στο κβαντικό πηγάδι Switching time: depends on peak-to-valley ratio (PVR) PVR: αρκετά μεγάλο για να είναι η διάταξη εντός των ορίων του θορύβου αρκετά μικρό για γρήγορη απόκριση Α. Νασιοπούλου

27 ΕΝΔΟΜΟΡΙΑΚΕΣ ΝΑΝΟΗΛΕΚΤΡΟΝΙΚΕΣ ΔΙΑΤΑΞΕΙΣ Ι
Η μετάβαση από την μία ηλεκτρονική κατάσταση στην άλλη γίνεται εντός ενός μορίου (switching), σε αντίθεση με τα μοριακά ηλεκτρονικά, όπου συμμετέχει μεγάλος αριθμός μορίων (οθόνες) Μπορούν να χρησιμοποιηθούν σαν ενεργά στοιχεία του κυκλώματος, κυρίως για ανόρθωση Πλεονέκτημα: μαζική παραγωγή με αυτοοργάνωση των μορίων στην επιφάνεια του κυκλώματος. Αναμένεται η επίτευξη υψηλής πυκνότητας ολοκλήρωσης Α. Νασιοπούλου

28 ΕΝΔΟΜΟΡΙΑΚΕΣ ΝΑΝΟΗΛΕΚΤΡΟΝΙΚΕΣ ΔΙΑΤΑΞΕΙΣ ΙΙ
Τοποθέτηση ηλεκτρόφιλων ή ηλεκτρόφοβων ομάδων στις άκρες του μορίου δίνει ανορθωτική συμπεριφορά Οξείδωση/αναγωγή για την μετάβαση από την αγώγιμη στην μη αγώγιμη κατάσταση). Οι ιδιότητες μεταφοράς είναι ίδιες όπως το φαινόμενο “Coulomb blockade” Α. Νασιοπούλου

29 ΜΑΓΝΗΤΙΚΕΣ ΔΙΑΤΑΞΕΙΣ ΜΝΗΜΗΣ Ι
Αρχή λειτουργίας των διατάξεων: Η μνήμη διατηρείται με προσανατολισμό των μαγνητικών ροπών Διατάξεις που στηρίζονται στο φαινόμενο γιγαντιαίας μαγνητοαντίστασης (Μέτρηση διαφοράς στα φαινόμενα μεταφοράς με ηλεκτρόνια με αντίθετο spin σε ένα μαγνητικό μέταλλο) Οι διατάξεις αποτελούνται από πολύ μικρούς μαγνητικούς αισθητήρες με GMR, των οποίων η υστέρηση αποτελεί τα bits. Διατάξεις που στηρίζονται στην μαγνητική συμπεριφορά των ηλεκτρονίων Εφόσον το spin ορίζεται τώρα πια για ένα μόνο ηλεκτρόνιο μπορεί να γίνει σημαντική σμίκρυνση των αντίστοιχων διατάξεων. Α. Νασιοπούλου

30 ΜΑΓΝΗΤΙΚΕΣ ΔΙΑΤΑΞΕΙΣ ΜΝΗΜΗΣ ΙΙ
Για επαναληψιμότητα στην λειτουργία ο μαγνητικός δακτύλιος πρέπει να είναι όσο πιο τέλειος γίνεται Fig.1: Pre-patterned Si ring array Fig.2: Magnetic ring element made on pre-patterned Si ring structure. Magnetic material: copper-cobalt-copper sandwich on top of Si rings Πλεονεκτήματα: Μεγάλη πυκνότητα αποθήκευσης (400Gb/in2). Α. Νασιοπούλου

31 Nanocrystalline silicon
ΝΑΝΟΗΛΕΚΤΡΟΝΙΚΕΣ ΔΙΑΤΑΞΕΙΣ ΜΕ ΒΑΣΗ ΚΒΑΝΤΙΚΕΣ ΤΕΛΕΙΕΣ ΗΜΙΑΓΩΓΩΝ - ΔΙΑΤΑΞΕΙΣ ΕΝΟΣ ΗΛΕΚΤΡΟΝΙΟΥ ΒΑΣΙΚΕΣ ΙΔΙΟΤΗΤΕΣ Eg=1.1eV Nanocrystalline silicon Bulk silicon d Effective band gap 1.1eV Κβαντικός περιορισμός Φαινόμενο φόρτισης/ Φραγή Coulomb Confinement energy Source Control gate Drain No bias Bias Blockade of next electron Charging energy Α. Νασιοπούλου

32 Room Temperature Single Electron Memory
Vg Vg C dot R gate dot Tunneling dielectric Reservoir ΔQ = (2KTC)0.5 = q . Δn C = 1fF (for sub-micron electrodes) Δn = 18 Όταν C  Δn  1 Α. Νασιοπούλου

33 ΠΛΕΟΝΕΚΤΗΜΑΤΑ ΤΩΝ ΔΙΑΤΑΞΕΩΝ ΕΝΟΣ ΗΛΕΚΤΡΟΝΙΟΥ
Χρησιμοποιούν τη «φραγή Coulomb» για την μεταφορά και έλεγχο διακριτών φορτίων χωρίς στατιστικές διακυμάνσεις Μνήμες «Λογικές λειτουργίες» (ταλαντώσεις Coulomb λόγω φόρτισης/εκφόρτισης των νανοκρυσταλλιτών) Ο μικρός αριθμός ηλεκτρονίων δίνει λύση στο πρόβλημα της κατανάλωσης ισχύος για ολοκληρωμένα κυκλώματα στην κλίμακα των Gbits Προϋπόθεση: Ανάπτυξη νέων κανόνων σχεδιασμού λογικών κυκλωμάτων, χρησιμοποιώντας SETs Α. Νασιοπούλου

34 Παρασκευή κβαντικών νημάτων & κβαντικών τελειών
α) Κβαντικά νήματα με ηλεκτροχημεία β) Κβαντικοί πυλώνες γ) Σύνθεση νανονημάτων ε) Κβαντικές τελείες σε διηλεκτρικό στ) Αυτοοργάνωση νανοσωματιδίων δ) Κβαντικά νήματα σε μονωτικό c-Si c-Si Α. Νασιοπούλου

35 ΜΝΗΜΗ ΕΝΟΣ ΝΑΝΟΚΡΥΣΤΑΛΛΙΤΗ
Στοχευμένη τοποθέτηση και αυτο-οργάνωση Principle of nanodot memory Floating Gate Si Quantum Dot Control Oxide Tunnel Oxide Source Drain QD Channel SiO2 SiO2 Si BOX Α. Νασιοπούλου

36 INTEGRATION OF TECHNOLOGIES
Systems-on-a-chip (SoC) Systems-in-a-package (SiP) Α. Νασιοπούλου

37 “ΤΕΙΧΟΣ” ΣΤΗΝ CMOS ΤΕΧΝΟΛΟΓΙΑ:  ΦΥΣΙΚΑ ΟΡΙΑ ΣΤΗΝ ΠΕΡΑΙΤΕΡΩ ΣΜΙΚΡΥΝΣΗ
Πώς οι βασικές αρχές της Φυσικής προβλέπουν τα όρια σμίκρυνσης των σημερινών διατάξεων; Α. Νασιοπούλου

38 Φορείς της πληροφορίας
CMOS ΤΡΑΝΖΙΣΤΟΡ: ΔΙΑΤΑΞΗ ΜΕΤΑΦΟΡΑΣ ΦΟΡΤΙΟΥ Φορείς της πληροφορίας Ηλεκτρόνια Κύρια παράμετρος στον σχεδιασμό ενός συστήματος για επεξεργασία της πληροφορίας: Δημιουργία στο υλικό ενεργειακών φραγμών για τα ηλεκτρόνια Μεταφορά φορτίου σε μια τυπική διάταξη Κάθε ηλεκτρονική διάταξη περιέχει τουλάχιστον έναν ενεργειακό φραγμό, που ελέγχει την θέση και ροή των ηλεκτρονίων. Α. Νασιοπούλου

39 ΔΙΑΤΑΞΕΙΣ ΜΕΤΑΦΟΡΑΣ ΦΟΡΤΙΟΥ
Συνθήκη για να είναι διακριτές δύο διαφορετικές καταστάσεις: Πιθανότητα μεταφοράς από την μία στην άλλη Πσφάλμα<0.5 Ερώτημα: Σε ένα σύστημα δυαδικού διακόπτη: Μέγιστη ταχύτητα? Μέγιστη πυκνότητα? Ελάχιστη ενέργεια? ή διαφορετικά Ελάχιστο πλάτος φραγμού α? Μέγιστο ύψος φραγμού Εb? Α. Νασιοπούλου

40 Ελάχιστη διάσταση μιας δυαδικής κυψελίδας:
ΔΙΑΤΑΞΕΙΣ ΜΕΤΑΦΟΡΑΣ ΦΟΡΤΙΟΥ Ελάχιστη διάσταση μιας δυαδικής κυψελίδας: Χmin > α Ελάχιστο α: Υπολογίζεται από την διακριτότητα των δυαδικών καταστάσεων Συνθήκη σημαντικού ρεύματος με φαινόμενο σήραγγος μέσω του φραγμού  Από την αρχή της αβεβαιότητας του Heisenberg: Δx · Δp ≥ ħ min α Δp 2meEb = ħ ~ ħ Α. Νασιοπούλου

41 Ελάχιστο ύψος φραγμού Eb:
Από πιθανότητα μετάβασης πάνω από τον φραγμό (κλασσική προσέγγιση): (θερμικός θόρυβος) b min e b Π= 0.5 Ε = KTln2 = 3x J = 0.017eV α = =1.45nm 2m Ε -21 Þ ħ Θέτοντας Α. Νασιοπούλου

42 Ελάχιστος χρόνος μετάβασης του e- μέσω του φραγμού
Από σχέση αβεβαιότητας του Heisenberg για χρόνο και ενέργεια: π π τ ps ΔΕ KT ln2 = = = × ħ ħ Α. Νασιοπούλου

43 Οδικός χάρτης τεχνολογίας ημιαγωγών (ITRS)
Τεχνολογία CMOS 18nm  2018 Φυσικό μήκος καναλιού του MOSFET: 7nm Μόνο 5 φορές μεγαλύτερο από το αmin Α. Νασιοπούλου

44 ΔΦ = V και η χωρητικότητα ελέγχου είναι:
ΚΑΤΑΝΑΛΩΣΗ ΕΝΕΡΓΕΙΑΣ ΣΕ ΜΙΑ ΔΙΑΤΑΞΗ ΜΕΤΑΦΟΡΑΣ ΦΟΡΤΙΟΥ Η ελάχιστη ενέργεια για να εκμηδενιστεί το δυναμικό ελέγχου είναι: Εb 2 o ρ Φ = - ε Ñ Αλλαγές στο ύψος του φραγμού απαιτούν αλλαγές στην πυκνότητα του φορτίου Εξίσωση Poisson: ΔΦ = V και η χωρητικότητα ελέγχου είναι: Η ενέργεια για να κατέβει ο φραγμός δυναμικού είναι ισοδύναμη με την ενέργεια φόρτισης / εκφόρτισης του πυκνωτή ελέγχου. Η ενέργεια που εκλύεται: Ελάχιστη καταναλισκόμενη ενέργεια Α. Νασιοπούλου

45 ΔΙΑΤΑΞΕΙΣ ΜΕΤΑΦΟΡΑΣ ΦΟΡΤΙΟΥ
Για τον μικρότερο δυνατό δυαδικό διακόπτη, στην μέγιστη πυκνότητα, και με λειτουργία στην χαμηλότερη δυνατή ενέργεια ανά bit Κατανάλωση ισχύος: Ενέργεια ανά cm2: Αστρονομικό νούμερο!!! ΜW/cm2 Σοβαρότερο πρόβλημα στην σμίκρυνση: ΑΠΑΓΩΓΗ ΘΕΡΜΟΤΗΤΑΣ Α. Νασιοπούλου

46 ΔΙΑΤΑΞΕΙΣ ΜΕΤΑΦΟΡΑΣ ΦΟΡΤΙΟΥ
Απαγωγή θερμότητας Με τις γνωστές μεθόδους ψύξης Ο.Κ.: Ρυθμός απαγωγής θερμότητας:  μερικές δεκάδες W/cm2 Συμπέρασμα: Θεωρώντας ως απόλυτο όριο ελάχιστης ενέργειας/bit Eb min = KTln2  Για να υπάρξουν διατάξεις μεταφοράς φορτίου εναλλακτικές των MOSFETs πρέπει να λύσουν το πρόβλημα απαγωγής θερμότητας Α. Νασιοπούλου

47 ΓΕΝΙΚΟ ΣΥΜΠΕΡΑΣΜΑ Τα όρια της τεχνολογίας διακόπτη με μεταφορά φορτίου δεν είναι το μέγεθος της μοναδιαίας κυψελίδας, αλλά η επιτρεπόμενη εκλυόμενη ενέργεια Η ελάχιστη διάσταση ενός διακόπτη μεταφοράς φορτίου (1.45nm) είναι μόνο 5x μικρότερη από το ελάχιστο μήκος καναλιού στο τέλος του ITRS Το τελικό στάδιο της εξέλιξης της CMOS MOSFET θα είναι πιθανόν ένας τέλειος διακόπτης μεταφοράς φορτίου Α. Νασιοπούλου

48 ΕΡΕΥΝΑ ΣΤΟ ΙΝΣΤΙΤΟΥΤΟ ΜΙΚΡΟΗΛΕΚΤΡΟΝΚΗΣ ΤΟΥ ΕΚΕΦΕ Δημόκριτος
Α. Νασιοπούλου

49 ΕΡΓΑΣΤΗΡΙΑΚΟΙ ΧΩΡΟΙ ΙΝΣΤΙΤΟΥΤΟΥ ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗΣ – ΕΚΕΦΕ Δημόκριτος
Α. Νασιοπούλου

50 ΕΡΓΑΣΤΗΡΙΑΚΟΙ ΧΩΡΟΙ ΙΝΣΤΙΤΟΥΤΟΥ ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗΣ – ΕΚΕΦΕ Δημόκριτος
Α. Νασιοπούλου

51 Ευχαριστώ για την προσοχή σας