HY 120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" Programming Logic Devices (PLDs) (Συσκευες Προγραμματιζομενης Λογικης)

Slides:



Advertisements
Παρόμοιες παρουσιάσεις
Ψηφιακά Κυκλώματα.
Advertisements

Συνδυαστικα κυκλωματα με MSI και LSI
ΛΟΓΙΚΑ ΔΙΑΓΡΑΜΜΑΤΑ.
Συνδιαστικά Λογικά Κυκλώματα
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων
ΗΜΥ 100 Εισαγωγή στην Τεχνολογία
ΗΥ120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" ΙCs.
Στοιχεία Αρχιτεκτονικής Υπολογιστών και Ηλεκτρονικής
Μνήμη και Προγραμματίσιμη Λογική
Εφαρμογές Ψηφιακών Ηλεκτρονικων
Τεχνολογία TTL, Τεχνολογία CMOS Κυκλώματα της τυπικής λογικής Μνήμες
Άλγεβρα Boole και Λογικές Πύλες
2. Άλγεβρα Boole και Λογικές Πύλες
3. Απλοποίηση Συναρτήσεων Boole
HY 120 ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ Ασυγχρονα ακολουθιακα κυκλωματα.
ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ & ΜΙΚΡΟΕΠΕΞΕΡΓΑΣΤΩΝ
4. Συνδυαστική Λογική 4.1 Εισαγωγή
Μνημη τυχαιας προσπελασης (Random Access Memory - RAM)
ΗΥ120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" ΙCs.
ΠΡΟΓΡΑΜΜΑΤΙΖΟΜΕΝΟΙ ΛΟΓΙΚΟΙ ΕΛΕΓΚΤΕΣ (PLCs).
ΕΝΟΤΗΤΑ 11 Η ΠΡΟΓΡΑΜΜΑΤΙΖΟΜΕΝΟΙ ΛΟΓΙΚΟΙ ΠΙΝΑΚΕΣ (PROGRAMMABLE LOGIC ARRAYS)  Οι λογικοί Πίνακες ως γεννήτριες συναρτήσεων  Επίπεδα AND-OR και OR-AND.
Συγχρονα Ακολουθιακα Κυκλωματα Flip-Flops Καταχωρητες
ΗΥ120 ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ Συναρτησεις Boole.
Εφαρμογή του πακέτου Xilinx ISE και Πρωτοτυποποιητικής Διάταξης Digilent D A στην κυκλωματική προσομοίωση αριθμητικού διαιρέτη αποκατάστασης υπολοίπου,
ΕΝΟΤΗΤΑ 12Η ΔΙΑΤΑΞΕΙΣ ΠΡΟΓΡΑΜΜΑΤΙΖΟΜΕΝΗΣ ΛΟΓΙΚΗΣ: CPLDs ΚΑΙ FPGAs
ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2009
Ενσωματωμένα Συστήματα
Προγραμματιζόμενοι Λογικοί Ελεγκτές (PLC’s) – Ladder diagram
ΗΜΥ 100: Εισαγωγή στην Τεχνολογία Διάλεξη 17 Εισαγωγή στα Ψηφιακά Συστήματα: Μέρος Γ TΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΠΟΛΥΤΕΧΝΙΚΗ.
ΠΑΡΑΔΟΣΕΙΣ ΜΑΘΗΜΑΤΟΣ «ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΕΣ 1» ΕΙΣΑΓΩΓΗ ΟΚΤΩΒΡΙΟΣ 2005.
ΕΛΑΧΙΣΤΟΠΟΙΗΣΗ ΚΥΚΛΩΜΑΤΩΝ ΠΟΛΛΩΝ ΕΞΟΔΩΝ
Συγχρονα Ακολουθιακα Κυκλωματα Flip-Flops Καταχωρητες
Οι λογικές πράξεις και οι λογικές πύλες
Λογικές πύλες Λογικές συναρτήσεις
Υλοποίηση λογικών πυλών με τρανζίστορ MOS
ΗΜΥ 100: Εισαγωγή στην Τεχνολογία Διάλεξη 16 Εισαγωγή στα Ψηφιακά Συστήματα: Μέρος B TΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΠΟΛΥΤΕΧΝΙΚΗ.
ΗΥ220 - Βασίλης Παπαευσταθίου1 ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων Χειμερινό Εξάμηνο Ροή Σχεδίασης Κυκλωμάτων και Εργαλεία CAD.
Εξομοιωτής Ψηφιακών Κυκλωμάτων
{ Ψηφιακή Σχεδίαση εργαστήριο Γιάννης Νικολουδάκης.
{ Ψηφιακή Σχεδίαση εργαστήριο Γιάννης Νικολουδάκης.
{ Ψηφιακή Σχεδίαση εργαστήριο Γιάννης Νικολουδάκης.
Ψηφιακή Σχεδίαση Εργαστήριο Τετάρτη 14/10/2015. Μέρος 1ο Ελαχιστόροι-Μεγιστόροι.
{ Ψηφιακή Σχεδίαση εργαστήριο Γιάννης Νικολουδάκης.
ΑΞΙΩΜΑΤΑ ΤΗΣ ΑΛΓΕΒΡΑΣ BOOLE (αξιώματα Huntington) 1. Κλειστότητα α. ως προς την πράξη + (OR) β. ως προς την πράξη  (AND) 2. Ουδέτερα.
Τέταρτο μάθημα Ψηφιακά Ηλεκτρονικά.
ΤΜΗΜΑ ΕΚΠΑΙΔΕΥΤΙΚΩΝ ΗΛΕΚΤΡΟΛΟΓΙΑΣ
Έβδομο μάθημα Ψηφιακά Ηλεκτρονικά.
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ Διάλεξη 4: Απλοποίηση (βελτιστοποίηση) λογικών συναρτήσεων με την μέθοδο του χάρτη Karnaugh (1ο μέρος) και υλοποίηση με πύλες NAND -
Τ.Ε.Ι. Κρήτης Σχολή Τεχνολογικών Εφαρμογών Τμ. Μηχανικών Πληροφορικής
Όγδοο μάθημα Ψηφιακά Ηλεκτρονικά.
Δυαδική λογική ΚΑΙ (AND) H (ΟR) ΟΧΙ (NOT)
Έκτο μάθημα Ψηφιακά Ηλεκτρονικά.
Ψηφιακή Σχεδίαση Εργαστήριο Τετάρτη 9/12/2015.
Διάλεξη 9: Συνδυαστική λογική - Ασκήσεις Δρ Κώστας Χαϊκάλης
(α) δίνει τον ορισμό του PLC (β) αναφέρει τις εφαρμογές του PLC.
Programmable Logic Technologies
Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων
“Ψηφιακός έλεγχος και μέτρηση της στάθμης υγρού σε δεξαμενή"
Αποκωδικοποιητές είσοδοι έξοδοι x y z e0 e1 e2 e3 e4 e5 e6 e7
Χειμερινό εξάμηνο 2017 Πέμπτη διάλεξη
Χειμερινό εξάμηνο 2017 Τέταρτη διάλεξη
Ψηφιακή Σχεδίαση εργαστήριο
Τ.Ε.Ι. Κρήτης Σχολή Τεχνολογικών Εφαρμογών Τμ. Μηχανικών Πληροφορικής
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 2008
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
Programmable Logic Controllers PLCs
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
Programmable Logic Device PLD. Φύλλο δεδομένων (Data Sheet) των TTL ICs.
Καταχωρητής Ι3 Α3 D Ι2 Α2 D Ι1 Α1 D Ι0 Α0 D CP.
Μεταγράφημα παρουσίασης:

HY 120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" Programming Logic Devices (PLDs) (Συσκευες Προγραμματιζομενης Λογικης)

Sel m 1– Address Read d 0 d n1– d n2– m -to-2 m decoder 0/1 Data a 0 a 1 a m1– H δομη μιας ROM 2 m xn

Λογικες πυλες και προγραμματιζομενοι διακοπτες Εισοδοι (Λογικες Μεταβλητες) Εξοδοι (Λογικες Συναρτησεις) Μια PLD σαν "Μαυρο κουτι"

f 1 συστοιχια AND συστοιχια OR Απομονωτες (Βuffers) Αντιστροφεις και P 1 P k f m x 1 x 2 x n x 1 x 1 x n x n Γενικη δομη μιας προγραμματιζομενης λογικης Παραταξης (Programmable Logic Array – PLA)

f 1 P 1 P 2 f 2 x 1 x 2 x 3 Συστοιχια ΟR Προγραμματιζομενες Συστοιχια ΑΝD Συνδεσεις P 3 P 4 Διαγραμμα πυλων μιας PLA f 1 =x 1 x 2 +x 1 x 3 '+x 1 'x 2 'x 3 f 2 =x 1 x 2 +x 1 'x 2 'x 3 +x 1 x 3

f 1 P 1 P 2 f 2 x 1 x 2 x 3 Επιπεδο OR Επιπεδο AND P 3 P 4 Συνηθισμενο σχηματικο διαγραμμα PLA f 1 =x 1 x 2 +x 1 x 3 '+x 1 'x 2 'x 3 f 2 =x 1 x 2 +x 1 'x 2 'x 3 +x 1 x 3

f 1 P 1 P 2 f 2 x 1 x 2 x 3 Επιπεδο AND P 3 P 4 Παραδειγμα μιας PAL (Programmable Array Logic) Προγραμματιζομενη Παραταξη Λογικης f 1 =x 1 x 2 x 3 '+x 1 'x 2 x 3 f 2 =x 1 'x 2 ' +x 1 x 2 x 3

Figure 3.30 A PLD programming unit Μια συσκευη προγραμματισμου PLD

Συσκευασια Plastic-leaded chip carrier (PLCC) με βαση

Complex Programmable logic Device - CPLD Δομη Πολυπλοκης Προγραμματιζομενης Λογικης Συσκευης (CPLD) Υποσυστημα τυπου PAL Υποσυστημα τυπου PAL Υποσυστημα τυπου PAL Υποσυστημα τυπου PAL

Τμημα μιας CPLD DQ DQ DQ Υποσυστημα τυπου PAL

Συσκευασια και προγραμματισμος CPLD CPLD σε συσκευασια QFP (quad flat pack) Τυπωμενο κυκλωμα Προς υπολογιστη JTAG (Joint Test Action Group) προγραμματισμος

Δομη μιας FPGA (Field Programmable Gate Array)

Look-up Table δυο μεταβλητων x 1 x 2 f 0/ x 1 x 2 (b)f 1 x 1 x 2 x 1 x 2 += x 1 x f 1 f 1 Παραδειγμα λογικου block Look-up Table (LUT) x 0101 x

f 0/1 x 2 x 3 x 1 Ένα LUT τριων μεταβλητων

Figure 3.39 A section of a programmed FPGA Ένα τμημα μιας προγραμματισμενης FPGA f 1 = x 1 x 2 f 2 =x 2 'x 3 f= f 1 +f 2

Ένα τμημα με δυο σειρες πυλων σε ένα standard cell chip Custom Chips, Standard Cells, Gate Arrays f 1 =x 1 x 2 +x 1 x 3 '+x 1 'x 2 'x 3 f 2 =x 1 x 2 +x 1 'x 2 'x 3 +x 1 x 3

Μια παραταξη πυλων τυπου "sea-of-gates"

f 1 =x 2 x 3 '+x 1 x 3 Υλοποιηση λογικης συναρτησης σε συστοιχια πυλων τυπου "sea-of-gates"

f 1 =(x 1 +x 2 )(x 1 +x 2 ')(x 1 '+x 2 +x 3 ') f 2 =(x 1 +x 2 ')(x 1 +x 3 ')(x 1 '+x 2 ) Προγραμματιζομενη PLA τυπoυ NOR-NOR (γινομενα αθροισματων)

Μια PLA τυπου NOR-NOR για υλοποιηση σε μορφη "αθροισμα γινομενων" f 1 =x 1 x 2 +x 1 x 3 '+x 1 'x 2 'x 3 f 2 =x 1 x 2 +x 1 'x 2 'x 3 '

Συστοιχια NOR PAL τυπου NOR Υλοποιηση σε "αθροισμα γινομενων" f 1 =x 1 x 2 +x 1 x 3 '+x 1 'x 2 'x 3 f 2 =x 1 x 2 +x 1 'x 2 'x 3 '+x 1 'x 1