Συγχρονα Ακολουθιακα Κυκλωματα Flip-Flops Καταχωρητες HY 120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" Συγχρονα Ακολουθιακα Κυκλωματα Flip-Flops Καταχωρητες

Ακολουθιακα κυκλωματα Συνδυαστικα κυκλωματα Ακολουθιακα κυκλωματα: x1 x2 … xn Συνδυαστικο κυκλωμα z1 z2 … zm zi=fi(x1,x2,…,xn) i = 1,2,…,m x n m z zi=gi(x1,…,xn, y1,…yr) Συνδυαστικο κυκλωμα y Y Yi=hi(x1,…,xn, y1,…yr) r z = g(x,y) Y= h(x,y) r Μεταβλητες παρουσας καταστασης Μνημη Μεταβλητες επομενης καταστασης y(tk) τιμη του y(t) την στιγμη t=tk. Αν tk=k Δt τοτε y(tk)=y(kΔt)=y(k)

Πινακες και διαγραμματα καταστασεων Οι εξισωσεις του προηγουμενου slide περιγραφουν πληρως το ακολουθιακο κυκλωμα αλλα δεν βοηθουν στην κατανοηση της λειτουργιας του. Το διαγραμμα καταστασεων είναι μια γραφικη παρασταση της λειτουργιας του ακολουθιακου κυκλωματος, στο οποιο οι καταστασεις του κυκλωματος παριστανονται με κυκλους και οι μεταβασεις από κατασταση σε κατασταση με βελη. Κάθε βελος σηματοδοτειται με την εισοδο x που την προκαλει και την εξοδο z που την συνοδευει Εισοδος / Εξοδος x /z Y Επομενη y Παρουσα

Πινακες και διαγραμματα καταστασεων Ο πινακας καταστασεων είναι ενας άλλος τροπος περιγραφης του ακολουθιακου κυκλωματος ισοδυναμος με το διαγραμμα καταστασεων x Εισοδος Παραδειγμα: Ακολουθιακο κυκλωμα με 2 μεταβλητες παρουσας καταστασης y1, y2 Τοτε y=[y1 y2], οποτε εχουμε 4 καταστασεις: [0 0]=Α, [0 1]=Β, [1 0]=C και [1 1]=D. Εν γενει με r μεταβλητες παρουσας καταστασης ο αριθμος των καταστασεων Ν είναι 2r-1  N  2r y x Παρουσα y Y/z Εξοδος Επομενη κατασταση

Παραδειγμα Ακολουθιακου Κυκλωματος x z Εστω y = [y1 y2]. Συμβολιζουμε τις 4 καταστασεις ως εξης: Α=[ 0 0], Β=[0 1], C=[1 0] και D=[1 1]. y2 y1 Y1 Y2 Μνημη Εστω επισης ότι o πινακας και το διαγραμμα καταστασεων εχουν ως εξης: Eστω ότι στην εισοδο x εφαρμοζεται η ακολουθια δυαδικων συμβολων: x =0110101100. Αν το κυκλωμα είναι αρχικα στην κατασταση Α που θα βρεθει στο τελος της ακολουθιας εισοδου?? Παρουσα κατασταση Α D B A D B B A C C Εισοδος 0 1 1 0 1 0 1 1 0 0 Επομενη κατασταση D B A D B B A C C C Εξοδος 0 1 0 0 1 1 0 1 1 1 Χρονικο διαστημα 1 2 3 4 5 6 7 8 9 10 x y 0 1 A D/0 C/1 B B/1 A/0 C C/1 D/0 D A/0 B/1 A D B C 1/1 1/0 0/0 0/1

Μοντελο MEALY Το διαγραμμα καταστασεων του προηγουμενου κυκλωματος ακολουθει το μοντελο Mealy . To μοντελο Mealy λεγεται και μοντελο μεταβασης γιατι η εξοδος του κυκλωματος εξαρταται τοσο από την παρουσα κατασταση οσο και από την εισοδο του κυκλωματος ή (ισοδυναμα) την επομενη κατασταση στην οποια μεταβαινει. Παραδειγμα Μοντελου Mealy: x y 0 1 A B/1 C/0 B B/0 A/1 C A/0 C/0 A 0/0 1/1 1/0 0/1 C B 1/0 0/0

Μοντελο Moore Ενας άλλος τυπος διαγραμματος ο οποιος είναι καταλληλος για ακολουθιακα κυκλωματα των οποιων η εξοδος εξαρταται μονο από την παρουσα κατασταση και μονο είναι το διαγραμμα που ακολουθει το μοντελο Moore. Εισοδος x εξοδος z=g(y) y 0 1 W Υ Χ 0 X Χ Υ 1 Y Χ W 0 1 W/0 X/1 1 1 Εισοδος Y/0 Παρουσα κατασταση / Εξοδος Παρουσα κατασταση W Y X X Y W X Εισοδος 0 0 0 1 1 1 Επομενη κατασταση Y X X Y W X Εξοδος 0 0 1 1 0 0

Ελεγχος ενός κυκλωματος συναγερμου Set Αισθητηρας Στοιχειο On ¤ Off Συναγερμος Επαναφορα Reset Μνημης

Ένα απλο στοιχειο μνημης A B 1 1 Οι δυο δυνατες καταστασεις του κυκλωματος μνημης

Ένα στοιχειο μνημης με πυλες NOR Set-Reset Flip-flop ή RS F-F Q

To RS Flip-Flop με πυλες NOR Qa Qb Qa 0/1 1/0 (no change) κυκλωμα 1 1 Qb 1 1 Πινακας αληθειας 1 1 S t t t t t t t t t t 1 2 3 4 5 6 7 8 9 10 1 R 1 S 1 Qa ? 1 Qb ? Διαγραμμα χρονισμου Χρονος

RS F-F με ρολοϊ Κυκλωμα Xρονος Διαγραμμα χρονισμου Γραφικο συμβολο Clk ¢ Clk S R Q ( t + 1 ) Q x x Q( t ) (no change) 1 Q( t ) (no change) Clk 1 1 1 1 1 Q 1 1 1 x S S ¢ Κυκλωμα (b) Truth table 1 Clk 1 R 1 S 1 Q ? 1 Q ? Xρονος Διαγραμμα χρονισμου S Q Clk R Q Γραφικο συμβολο

RS F-F με ρολοϊ υλοποιημενο με πυλες NAND Q Clk Q R

D Flip-Flop με ρολοϊ Clk D 1 x Q t + ( ) Πινακας αληθειας Κυκλωμα S R Clk D (Data) Clk D 1 x Q t + ( ) Πινακας αληθειας Κυκλωμα D Q Clk Q Γραφικο συμβολο t t t t 1 2 3 4 Clk D Q Time Διαγραμμα χρονισμου

Χρονοι προετοιμασιας (setup time) και κρατηματος (Hold time) su t h Hold time Clk D Q

Master-Slave D Flip-Flop Qm Qs D Q D Q Q D D Q Clock Clk Q Clk Q Q Q Clock D Q m Q = Q s

Ακμο-πυροδοτητο D flip-flop Positive-edge-triggered D f-f 1 P3 P1 2 5 Q Clock P2 6 Q 3 D Q (b) Graphical symbol Clock 4 P4 D (a) Circuit

Συγκριση τριων τυπων D flip-flop Q Q a D f-f με ρολοϊ Clock Clk Q Q a D Q Q b Positive-edge-triggered D f-f Q Q b D Q Q c Negative-edge-triggered D f-f Q Q c Clock D Q a Q b Q c

Master-slave D Flip-flop με Clear και Preset Q Clock Q Clear Preset D Q Q Clear

Positive-edge-triggered D Flip-flop με Clear και Preset Q Preset Clear D Q Clock Q D Clear

Συγχρονο reset για ένα D flip-flop

To T flip-flop D Q T Clock T Q(t+1) 0 Q(t) 1 Q'(t) T Q Q Clock T Q

To JK flip-flop J K Clock ( ) ( ) ( ) D Q Q Q Q J K Q t + 1 Q t J Q 1 Q ( t ) J Q 1 1 1 K Q 1 1 Q ( t )