1 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Πρόγραμμα Αναβάθμισης Προγράμματος Σπουδών Τμήματος Πληροφορικής Α.Τ.Ε.Ι Θεσσαλονίκης Μάθημα Οργάνωση και Αρχιτεκτονική Υπολογιστών Κεφαλαίο Πρώτο Βασικές αρχές Αρχιτεκτονικής Μέρος: Πρώτο Καθηγητής: Α. Βαφειάδης 2009

2 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Περιεχόμενα Κεφ 1. Οργάνωση VS (εναντίον) Αρχιτεκτονικής Οργάνωση VS (εναντίον) Αρχιτεκτονικής Κατηγοριοποίηση των Αρχιτεκτονικών Κατηγοριοποίηση των Αρχιτεκτονικών Βασική δομή και ενέργειες υπολογιστή Βασική δομή και ενέργειες υπολογιστή Γλώσσα Μηχανής Γλώσσα Μηχανής Κύκλος απόκτησης εκτέλεσης εντολών Κύκλος απόκτησης εκτέλεσης εντολών Διακοπές (interrupts) Διακοπές (interrupts) Χρονισμός ψηφιακών κυκλωμάτων Χρονισμός ψηφιακών κυκλωμάτων Διαγράμματα χρόνου Διαγράμματα χρόνου

3 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Οργάνωση εναντίον Αρχιτεκτονικής Άποψη των Robert Baron και Lee Higbie Δεν υπάρχει διάκριση μεταξύ οργάνωσης, αρχιτεκτονικής. «Αρχιτεκτονική είναι ο σχεδιασμός των υπολογιστών, ο οποίος περιλαμβάνει: το σύνολο εντολών γλώσσας μηχανής (instruction set), τις μονάδες του υλικού και την οργάνωση του συστήματος». Υπάρχουν δύο βασικά τμήματα Instruction Set Architecture Hardware-System Architecture

4 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Οργάνωση εναντίον Αρχιτεκτονικής Άποψη William Stalling Αρχιτεκτονική (Όσα γίνονται αντιληπτά από τον χρήστη) Η δομή των εντολών γλώσσας μηχανής Το μήκος μιας θέσης μνήμης Το μέγιστο μήκος της φυσικής μνήμης Η μέθοδος παράστασης των δεδομένων Οι τεχνικές υπολογισμού της τελικής διεύθυνσης Οι τεχνικές εισόδου-εξόδου (I/O) Οργάνωση (Όσα δεν γίνονται αντιληπτά από τον χρήστη) τα σήματα ελέγχου οι τεχνολογίες που χρησιμοποιούνται η υλοποίηση των μονάδων

5 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Οργάνωση εναντίον Αρχιτεκτονικής Άποψη William Stalling – Παραδείγματα Αριθμοί κινητής υποδιαστολής Η παράσταση (πρόσημο, 8 bits exponent, 23 mantissa ) είναι αρχιτεκτονικό χαρακτηριστικό (ορατό στο χρήστη) Η υλοποίηση μπορεί να γίνει είτε από την ALU είτε από την FPU και είναι θέμα οργάνωσης (αόρατο στο χρήστη) Υπολογιστές με Ίδιο λειτουργικό σύστημα (ορατό στο χρήστη) Διαφορετικό hardware (αόρατο στο χρήστη)

6 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Οργάνωση εναντίον Αρχιτεκτονικής Άποψη J. Hennessy και D. Patterson Η οργάνωση είναι μέρος της Αρχιτεκτονικής Ορατό τμήμα της Αρχιτεκτονικής Instruction set architecture Αόρατο τμήμα της Αρχιτεκτονικής Υλοποίηση Οργάνωση Σχεδιασμός μνήμης Δομή διαδρόμων Δομή CPU Hardware ((

7 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Οργάνωση εναντίον Αρχιτεκτονικής Παραδείγματα SUN SPARCstation 2 και SPARCstation 20 έχουν το ίδιο σύνολο εντολών γλώσσας μηχανής ίδιο hardware, αλλά διαφορετική οργάνωση σειρά SGI Indico ίδιο σύνολο γλώσσας μηχανής ίδια οργάνωση αλλά υλοποιούνται από διαφορετικό hardware

8 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Ιστορία των Υπολογιστών και τις Αρχιτεκτονικής τους

9 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Βασικές Αρχές Υπολογιστή J. Von Neumann Ύπαρξη τριών βασικών συστημάτων Επεξεργασίας (ΚΜΕ) Εισόδου εξόδου (Ι/Ο) Κεντρικής Μνήμης (KM) Πρόγραμμα και δεδομένα αποθηκεύονται στη μνήμη Το σύστημα Ι/Ο μεταφέρει πληροφορίες από και προς τη KM και τη ΚΜΕ Η ΚΜΕ αποτελείται από τα υποσυστήματα: Μονάδα ελέγχου Μονάδα αριθμητικής και λογικής Απαριθμητή εντολών Σύνολο των καταχωρητών.

10 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Μήκος μίας θέσης μνήμης 40 bits Μνήμης σε θέσεις = 1000 Κάθε θέση μνήμης 2 εντολές Γλ. Μηχανής Κωδικός εντολής 8 bits Μήκος διεύθυνσης 12 bits Ο υπολογιστής Princeton Institute of Advance Studies ή IAS

11 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Princeton Institute of Advance Studies Computer

12 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Βασικοί καταχωρητές του IAS Program Counter (PC): Περιέχει την διεύθυνση του επόμενου ζεύγους εντολών που πρόκειται να εκτελεστεί. Memory Address Register (MAR): Περιέχει την διεύθυνση (12 bits) της θέσης της μνήμης την οποία πρόκειται να γράψουμε η να διαβάσουμε. Memory Buffer Register (MBR): Περιέχει το περιεχόμενο μιας θέσης μνήμης (40 bits) την οποία πρόκειται να γράψουμε ή να διαβάσουμε και τις οποίας η διεύθυνση βρίσκεται στον MAR. Instruction Register (IR): Περιέχει τον κωδικό (8 Bits) της εντολής που πρόκειται να εκτελεστεί. Instruction Buffer Register (IBR): Περιέχει προσωρινά την εντολή, η οποία βρίσκεται στο δεξιό μέρος μιας θέσης μνήμη. (o IBR δεν υπάρχει στις σύγχρονες αρχιτεκτονικές)

13 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Καταχωρητές Εργασίας συσσωρευτής (accumulator) (40 bits) O accumulator περιέχει προσωρινά παράγοντες (δεδομένα ή αποτελέσματα) που θα χρειαστεί η ALU ή αποτελέσματα που θα παραχθούναπό αυτή επέκταση του συσσωρευτή (extended accumulator). Ο δεύτερος αυτός καταχωρητής ονομάζεται και Multiplier-quotient. και έχει μήκος 80 bits O extended accumulator χρησιμεύει για την προσωρινή αποθήκευση του δεξιού μέρους του αποτελέσματος του πολλαπλασιασμού ο οποίος ενώ έχει παράγοντές μήκους 40 bits παράγει αποτελέσματα μήκους 80 bits.

14 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Ο κύκλος απόκτησης – εκτέλεσης του IAS Κύκλος απόκτησης Πραγματοποιείται κύκλος μνήμης για την απόκτηση της θέσης μνήμης που περιέχει ένα ζευγάρι εντολών. Η αριστερή εντολή μεταφέρεται στον αποκωδικοποιητή εντολών Η δεξιά εντολή μεταφέρεται στον IBR Ο PC αυξάνεται κατά 1. Κύκλος εκτέλεσης Ο αποκωδικοποιητής μεταφέρει τον κωδικό της αριστερής εντολής στον IR και την διεύθυνση στον MAR. H αριστερή εντολή εκτελείται To περιεχόμενο του IBR μεταφέρεται στον αποκωδικοποιητή Ο αποκωδικοποιητής μεταφέρει τον κωδικό της δεξιάς εντολής στον IR και την διεύθυνση στον MAR. Η δεξιά εντολή εκτελείται.

15 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Ο IAS είχε 21 εντολές γλώσσας μηχανής που ανήκουν στις παρακάτω κατηγορίες: Αριθμητικές (8) Μεταφορές δεδομένων (7) Αλλαγής ροής χωρίς συνθήκη (2) Αλλαγής ροής υπό συνθήκη (2) Τροποποίησης διεύθυνσης (2)

16 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Εναλλακτικές Αρχιτεκτονικές (Flynn 1966) Single Instruction stream Single Data stream (SISD)

17 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Εναλλακτικές Αρχιτεκτονικές (Flynn 1966) Single Instruction stream Multiple Data stream (SIMD)

18 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Εναλλακτικές Αρχιτεκτονικές (Flynn 1966) Multiple Instructions stream Single Data stream (MISD)

19 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Εναλλακτικές Αρχιτεκτονικές (Flynn 1966) Multiple Instructions stream Multiple Data stream (MIMD)

20 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Processor Organization

21 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Symmetric Multiprocessor System (SMP) From Stallings

22 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης SMP-IBM S/390 From Stallings

23 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Cluster From Stallings

24 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Mia άλλη άποψη για τα cluster From Stallings

25 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Μονάδες Τυπικού Υπολογιστή

26 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Επεξεργαστής Pentium IV

27 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Καταχωρητές μη προσπελάσιμοι από τον χρήστη Program counter (PC) Memory Address Register (ΜΑR) Memory Buffer Register (MBR) Instruction Register (IR) I/O address Register I/O buffer Register Status register Stack register Segment registers

28 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Καταχώρησες προσπελάσιμοι από το χρήστη Καταχωρητες εργασίας Συσσωρευτές Επεκτάσεις συσσωρευτών Καταχωτητές δείκτη

29 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Μονάδα Ελέγχου Η μονάδα ελέγχου αποτελεί την καρδιά της ΚΜΕ. και: εκτελεί τον κύκλο απόκτησης-εκτέλεσης αποκωδικοποιεί την εντολή την αναλύει σε σήματα ελέγχου, τα οποία απευθύνονται σε κάθε μονάδα ή σύστημα διασύνδεσης των μονάδων, τα οποία συμμετέχουν στην πραγματοποίηση της εντολής.

30 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Παραγωγή Σημάτων Micro programmed Organization Control Memory Control Buffer Register Control Address Register Sequencing Logic Control Logic Control Signals Instruction Register ALU Flags

31 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Παραγωγή Σημάτων Hardwired Implementation