Μνημη τυχαιας προσπελασης (Random Access Memory - RAM)

Μοναδες μνημης Μνημη τυχαιας προσπελασης – RAM Συλλογη κυταρων αποθηκευσης + σχετικα κυκλωματα για εισοδο-εξοδο δεδομενων. Η προσπελαση γινεται σε οποιαδηποτε θεση => random access Οι πληροφοριες αποθηκευονται ή ανακαλουνται κατά ομαδες bits που ονομαζονται words (λεξεις). Μια λεξη μπορει να παριστανει έναν αριθμο, μια εντολη, έναν ή περισσοτερους χαρακτηρες Η επικοινωνια μιας μνημης με τον εξω κοσμο γινεται με Γραμμες εισοδου και εξοδου δεδομενων (data input και output lines). Γραμμες επιλογης διευθυνσης (Address selection lines) Γραμμες ελεγχου (control lines)

Βασικες λειτουργιες της μνημης τυχαιας προσπελασης Χρονισμος Λειτουργιων Εγγραφης και Αναγωσης Δυο είναι οι βασικες λειτουργιες της μνημης τυχαιας προσπελασης Εγγραφη (Write) δεδομενων Μεταφορα της διευθυνσης της επιθυμητης θεσης στις γραμμες διευθυνσης Μεταφορα των δεδομενων στις γραμμες εισοδου δεδομενων Ενεργοποιηση του σηματος ελεγχου Write Read / Write Chip select CS Address lines Valid Address Data In

Βασικες λειτουργιες της μνημης τυχαιας προσπελασης Χρονισμος Λειτουργιων Εγγραφης και Αναγωσης Αναγνωση (Read) δεδομενων Μεταφορα της διευθυνσης της επιθυμητης λεξης στις γραμμες διευθυνσης. Ενεργοποιηση του σηματος ελεγχου Read ( ή Chip select) Aναγνωση των δεδομενων Read / Write Chip select CS Address lines Valid Address Data Out Data out

Τυποι Μνημης Αναλογα με την μεθοδο προσπελασης RAM (Random access Mem.) SAM (Sequential access Mem.) Αναλογα με την δομη τους Static RAM (περιεχει flip-flops) Dynamic RAM (περιεχει πυκνωτες, χρειαζεται ανανεωση του περιεχομενου της => refreshing) Aναλογα με την διαρκεια ζωης του περιεχομενου της Volatile (Προσωρινη – χανει το περιεχομενο μολις αφαιρεθει η τροφοδοσια της) Non-volatile (μονιμη αποθηκευση)

Eσωτερικη δομη της RAM Μια μνημη RAM, m λεξεων των n bits, αποτελειται από m x n δυαδικα κύτταρα αποθηκευσης και καταλληλο αποκωδικοποιητη για επιλογη μιας από τις m λεξεις. Το βασικο δυαδικο κυτταρο αποθηκευσης φαινεται πιο κατω: Select Select In Out ΒC R S In Out Q R / W Binary Cell (BC) Μικρο μεγεθος Μικρο κοστος/bit Μικρη καταναλωση ισχυος Μικρος χρονος προσπελασης 2 αξιοπιστες ευσταθεις καταστασεις Read / Write

Τρικαταστατος Οδηγητης (Tri-state Buffer) = 0 e x f x f e = 1 x f Γραφικο συμβολο Τρικαταστατου οδηγητη Ισοδυναμο κυκλωμα e x f Z 1 Z 1 1 1 1 Πινακας αληθειας

Τεσσερις τυποι τρικαταστατου οδηγητη

Εφαρμογες του τρικαταστατου οδηγητη Πολυπλεκτης 2 σε 1 Αμφιδρομος Buffer x f 1 s x 2 s x y

To βασικο κυτταρο μιας SRAM. Μια SRAM 2 x 2 Sel Data Sel 1 Data

H εσωτερικη δομη μιας RAM 22 x 2 Input lines 2x4 00 01 Address 10 Enable 11 Read/write Output lines

H εσωτερικη δομη μιας RAM 2mn Sel 2 1 m ” Read Write d n – q -to-2 decoder Address a Data outputs Data inputs

Συνδεση των RAM ICs 1k x 8 Ένα Chip RAM 1024x8 RAM 1024 x 16 In Out ADRS CS R/W 8 10 Ένα Chip RAM 1024x8 RAM 1024 x 16 MSB In LSB 8 8 10 Address 8 1k x 8 In Out ADRS CS R/W 8 10 1k x 8 In Out ADRS CS R/W 8 10 8 8 MSB Out LSB

Συνδεση των RAM ICs RAM 4096 x 8 A12 A11 A10…A1 In 8 10 8 11 10 01 00 1k x 8 In Out ADRS CS R/W 8 10 Read/Write 8 1k x 8 In Out ADRS CS R/W 8 10 8 1k x 8 In Out ADRS CS R/W 8 10 8 1k x 8 In Out ADRS CS R/W 8 8 10 Out

Debouncing Διακοπτης ενός πολου μιας θεσεως V DD Διακοπτης ενός πολου δυο θεσεων με κυκλωμα debouncing V DD R R S Data Data R R V DD

Σπινθηρες (Hazards) Ειδη Σπινθηρων 1 ® 1 ® 1 Στατικος σπινθηρας 1 1 ® ® 1 Δυναμικος Σπινθηρας

Στατικοι Σπινθηρες (Hazards) x 2 p x 1 x 3 1 2 f Κυκλωμα χωρις στατικο σπινθηρα f q x 3 Κυκλωμα με στατικο σπινθηρα x x 1 2 x 3 00 01 11 10 1 1 1 1 1 Ανιχνευση στατικου σπινθηρα με την βοηθεια του χαρτη Karnaugh

Δυναμικος Σπινθηρας Κυκλωμα f=x1x2'+x3'x4 +x1x4 Διαγραμμα χρονισμου , 1 b a c d f One gate delay Διαγραμμα χρονισμου f=x1x2'+x3'x4 +x1x4 Κυκλωμα x 2 1 3 4 b a c d f

Project "SIMON“ Fall 2000 LEDs Hard Easy Clock Reset Εισαγωγη Εμφανιση Επαναληψη Λαθος Hard Easy Clock Reset Διακοπτες εισαγωγης στοιχειων