ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων

Slides:



Advertisements
Παρόμοιες παρουσιάσεις
Ασύγχρονοι Απαριθμητές
Advertisements

Συνδυαστικά Κυκλώματα
Δρ. ΚΩΝΣΤΑΝΤΙΝΟΣ ΠΙΤΡΗΣ
13.1 Λογικές πύλες AND, OR, NOT, NAND, NOR
ΟΙ ΠΛΗΡΟΦΟΡΙΕΣ ΣΤΟ ΕΣΩΤΕΡΙΚΟ ΤΟΥ Η/Υ
Ημιαγωγοί – Τρανζίστορ – Πύλες - Εξαρτήματα
ΗΜΥ 100 Εισαγωγή στην Τεχνολογία
Στοιχεία Αρχιτεκτονικής Υπολογιστών και Ηλεκτρονικής
συγχρονων ακολουθιακων κυκλωματων
ΑΚΟΛΟΥΘΙΑΚΕΣ ΜΗΧΑΝΕΣ Βασικό διάγραμμα ακολουθιακών μηχανών Είσοδοι NS
Μνήμη και Προγραμματίσιμη Λογική
ΠΡΟΗΓΜΕΝΑ ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ
Άλγεβρα Boole και Λογικές Πύλες
ΕΝΟΤΗΤΑ 7Η ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΤΗΣ ΤΥΠΙΚΗΣ ΛΟΓΙΚΗΣ
Ακολουθιακά Ψηφιακά Κυκλώματα
HY 120 ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ Ασυγχρονα ακολουθιακα κυκλωματα.
ΗΥ120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" ΙCs.
ΕΝΟΤΗΤΑ 11 Η ΠΡΟΓΡΑΜΜΑΤΙΖΟΜΕΝΟΙ ΛΟΓΙΚΟΙ ΠΙΝΑΚΕΣ (PROGRAMMABLE LOGIC ARRAYS)  Οι λογικοί Πίνακες ως γεννήτριες συναρτήσεων  Επίπεδα AND-OR και OR-AND.
συγχρονων ακολουθιακων κυκλωματων
Συγχρονα Ακολουθιακα Κυκλωματα Flip-Flops Καταχωρητες
ΗΥ120 ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ Συναρτησεις Boole.
ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ
ΗΥ220 - Βασίλης Παπαευσταθίου1 ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων Χειμερινό Εξάμηνο Εισαγωγή.
ΗΥ220 - Βασίλης Παπαευσταθίου1 ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων Χειμερινό Εξάμηνο Στατικές Μνήμες - SRAM.
ΗΥ220 - Βασίλης Παπαευσταθίου1 ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων Χειμερινό Εξάμηνο Χρονισμός Σύγχρονων Κυκλώματων, Καταχωρητές και Μανταλωτές.
5. Σύγχρονα Ακολουθιακά Κυκλώματα
ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2009
ΗΜΥ 100: Εισαγωγή στην Τεχνολογία Διάλεξη 17 Εισαγωγή στα Ψηφιακά Συστήματα: Μέρος Γ TΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΠΟΛΥΤΕΧΝΙΚΗ.
Συγχρονα Ακολουθιακα Κυκλωματα Flip-Flops Καταχωρητες
Οι λογικές πράξεις και οι λογικές πύλες
Λογικές πύλες Λογικές συναρτήσεις
Συνδυαστικά Κυκλώματα (Combinational Circuits)
ΗΥ-220 Verilog HDL. Τα βασικά.... ΗΥ-220 – Ιάκωβος Μαυροειδής2 Βασική Ροή Σχεδίασης Requirements SimulateRTL Model Gate-level Model Synthesize SimulateTest.
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων
ΗΜΥ 100: Εισαγωγή στην Τεχνολογία Διάλεξη 16 Εισαγωγή στα Ψηφιακά Συστήματα: Μέρος B TΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΠΟΛΥΤΕΧΝΙΚΗ.
6/23/2015HY220: Ιάκωβος Μαυροειδής1 HY220 Registers.
ΧΡΟΝΟΙ ΕΓΚΑΘΙΔΡΥΣΗΣ (SETUP) ΚΑΙ ΚΡΑΤΙΣΗΣ (HOLD) Για τη σωστή λειτουργία των flip/flops πρέπει να ικανοποιούνται οι set-up και hold time απαιτήσεις Set-up.
{ Ψηφιακή Σχεδίαση εργαστήριο Γιάννης Νικολουδάκης.
6-1 Ορισμοί Στατικά – δυναμικά στοιχεία: – Δυναμικά – με ρολόι – Στατικά – χωρίς ρολόι Αλλά: στατική αποθήκευση -- δυναμική αποθήκευση: –Στατική αποθήκευση.
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ 1 Διάλεξη 12: Διάλεξη 12: Καταχωρητές - Μετρητές Δρ Κώστας Χαϊκάλης.
{ Ψηφιακή Σχεδίαση εργαστήριο Γιάννης Νικολουδάκης.
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ Διάλεξη 8: Ολοκληρωμένα κυκλώματα – Συνδυαστική λογική – Πολυπλέκτες – Κωδικοποιητές - Αποκωδικοποιητές Δρ Κώστας Χαϊκάλης ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ.
Ένατο μάθημα Ψηφιακά Ηλεκτρονικά.
Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων
Outline Εισαγωγή Συνδυαστική λογική Ακολουθιακή λογική
Έκτο μάθημα Ψηφιακά Ηλεκτρονικά.

Self-resetting domino
αναγκαίο κακό ή δώρο εξ’ ουρανού;
ΑΚΟΛΟΥΘΙΑΚΑ ΣΤΟΙΧΕΙΑ.
Διάλεξη 11: Ανάλυση ακολουθιακών κυκλωμάτων Δρ Κώστας Χαϊκάλης
Διάλεξη 9: Συνδυαστική λογική - Ασκήσεις Δρ Κώστας Χαϊκάλης
Εισαγωγή στους Η/Υ Ενότητα 11: Αλγεβρικές πράξεις στους Η/Υ
Ψηφιακή Σχεδίαση Εργαστήριο Τετάρτη 14/10/2015.
Ψηφιακή Σχεδίαση εργαστήριο
“Ψηφιακός έλεγχος και μέτρηση της στάθμης υγρού σε δεξαμενή"
SR latch R Q S R Q Q’ Q’ S.
Πίνακες διέγερσης Q(t) Q(t+1) S R X X 0
Χειμερινό εξάμηνο 2017 Τέταρτη διάλεξη
Τ.Ε.Ι. Κρήτης Σχολή Τεχνολογικών Εφαρμογών Τμ. Μηχανικών Πληροφορικής
Χειμερινό εξάμηνο 2017 Έκτη – έβδομη διάλεξη
ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2007
Ένα ακολουθιακό κύκλωμα καθορίζεται από τη χρονική ακολουθία των ΕΙΣΟΔΩΝ, των ΕΞΟΔΩΝ και των ΕΣΩΤΕΡΙΚΩΝ ΚΑΤΑΣΤΑΣΕΩΝ ΣΥΓΧΡΟΝΑ: Οι αλλαγές της κατάστασης.
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
מכטרוניקה אלקטרוניקה ספרתית סתיו תשס"ה 2004/2005
ΒΟΗΘΗΤΙΚΑ ΣΤΟΙΧΕΙΑ – Λειτουργία του JK Flip-Flop
Εργαστήριο Ψηφιακών Ηλεκτρονικών
Μεταγράφημα παρουσίασης:

ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων Χειμερινό Εξάμηνο 2006-2007 Λογικές Πύλες, Στοιχεία Μνήμης, Συνδυαστική Λογική και Κυματομορφές ΗΥ220 - Βασίλης Παπαευσταθίου

Τα βασικά της Ψηφιακής Σχεδίασης Τα βασικά της Ψηφιακής Σχεδίασης Λογικές Πύλες AND, OR, NOT, NAND, NOR, XOR, XNOR Στοιχεία μνήμης Μανταλωτής RS, Μανταλωτής D, Ακμοπυροδότητο D Flip-Flop Συνδυαστική Λογική Απλή Λογική με Ρολόι Κυματομορφές ΗΥ220 - Βασίλης Παπαευσταθίου

ΗΥ220 - Βασίλης Παπαευσταθίου Πύλη ΚΑΙ (AND) Πύλη ΚΑΙ (AND) Z = AB ή Z = A· B Πίνακας Αληθείας (Truth Table) A B Z Πύλη AND 2 εισόδων A B Z 1 A C Z B Πύλη AND 3 εισόδων ΗΥ220 - Βασίλης Παπαευσταθίου

ΗΥ220 - Βασίλης Παπαευσταθίου Πύλη Ή (OR) Πύλη ‘Η (OR) Z = A+B Πίνακας Αληθείας A B Z Πύλη OR 2 εισόδων A B Z 1 A B Z C Πύλη OR 3 εισόδων ΗΥ220 - Βασίλης Παπαευσταθίου

ΗΥ220 - Βασίλης Παπαευσταθίου Πύλη ΟΧΙ (ΝΟΤ) Πύλη ΟΧΙ (NOT) ή Αντιστροφέας (Inverter) Z = A’ Πίνακας Αληθείας A Z A Z 1 ΗΥ220 - Βασίλης Παπαευσταθίου

ΗΥ220 - Βασίλης Παπαευσταθίου Πύλη ΟΧΙ-ΚΑΙ (NAND) Πύλη ΟΧΙ-ΚΑΙ (NAND) Z = (AB)’ Πίνακας Αληθείας A B Z Πύλη NAND 2 εισόδων A B Z 1 A C Z B Πύλη NAND 3 εισόδων ΗΥ220 - Βασίλης Παπαευσταθίου

ΗΥ220 - Βασίλης Παπαευσταθίου Πύλη ΟΥΤΕ (NOR) Πύλη ΟΥΤΕ (NOR) Z = (A+B)’ Πίνακας Αληθείας A B Z Πύλη NOR 2 εισόδων A B Z 1 A B Z C Πύλη NOR 3 εισόδων ΗΥ220 - Βασίλης Παπαευσταθίου

Πύλη Αποκλειστικού-Ή (XOR) Πύλη Αποκλειστικού-‘Η (XOR – Exclusive OR) Z = AB = AB’ + A’B Πίνακας Αληθείας A B Z Πύλη XOR 2 εισόδων A B Z 1 A B Z C Πύλη XOR 3 εισόδων ΗΥ220 - Βασίλης Παπαευσταθίου

Πύλη Αποκλειστικού-ΟΥΤΕ (XNOR) Πύλη Αποκλειστικού-ΟΥΤΕ (XNOR – Exclusive NOR) ή Πύλη Ισότητας Z = AB = AB + A’B’ Πίνακας Αληθείας A B Z Πύλη XNOR 2 εισόδων A B Z 1 A B Z C Πύλη XNOR 3 εισόδων ΗΥ220 - Βασίλης Παπαευσταθίου

Μανταλωτής RS (RS Latch) Στοιχείο μνήμης (Flip-Flop) – Latch Set and Reset inputs Πίνακας Αληθείας S Q R Q’ S R Q Q’ 1 Qt-1 Q’t-1 ? ΗΥ220 - Βασίλης Παπαευσταθίου

ΗΥ220 - Βασίλης Παπαευσταθίου Μανταλωτής D (D Latch) Στοιχείο μνήμης (Flip-Flop) – Latch Data and Load inputs Πίνακας Αληθείας D Q (Data) Q’ D Ld Q Q’ Qt-1 Q’t-1 1 Ld (Load) ΗΥ220 - Βασίλης Παπαευσταθίου

Ακμοπυροδότητο D Flip-Flop Στοιχείο μνήμης (Flip Flop) – D Flip Flop Master – Slave Latches Εσωτερικά Ακμοπυροδότητο (edge-triggered) Το πιο ευρέως χρησιμοποιούμενο Data and Clock inputs Αποθηκεύει την τιμή του D μόνο κατά την ακμή του ρολογιού (συνήθως τη θετική) Qt+1= Dt Απαιτεί χρόνο αποκατάστασης (Setup) και συγκράτησης (Hold) των δεδομένων εισόδου D Q Clk (Clock) Η λέξη Flip-Flop είναι ταυτισμένη με το aκμοπυροδότητο D Flip-Flop ΗΥ220 - Βασίλης Παπαευσταθίου

Περιορισμοί Setup και Hold Tc2q Clk Tsu Thd D A B Q A B Η είσοδος D πρέπει να μείνει σταθερή τουλάχιστον για χρόνο Tsu (setup time) πρίν την ακμή του ρολογιού και τουλάχιστον Thd (hold time) μετά την ακμή. Η έξοδος Q αλλάζει λίγο μετά την ακμή του ρολογίου (Τc2q) Αναλυτικότερα για το D Flip-Flop σε επόμενες διαλέξεις ΗΥ220 - Βασίλης Παπαευσταθίου

Συνδυαστική Λογική (Combinational Logic) Οι έξοδοι εξαρτώνται μόνο από τις τρέχουσες εισόδους Δεν περιέχoυν στοιχεία μνήμης (flip-flops) Χρησιμοποιούνται κυρίως οι βασικές λογικές πύλες που είδαμε (AND,OR,NOT,NAND,XOR etc) και συνδέονται μεταξύ τους με καλώδια. Οι πύλες και τα καλώδια έχουν χρονική καθυστέρηση Στην τεχνολογία CMOS τα υλικά και τα καλώδια εχουν αντιστάσεις και χωρητικότητες ΗΥ220 - Βασίλης Παπαευσταθίου

Παράδειγμα Συνδυαστικής Λογικής 2 πύλες AND, 1 OR και 1 αντιστροφέας Z = AB + B’C Σας θυμίζει τιποτα ? Ένας απλός πολυπλέκτης 2 σε 1 Α Β C Z C A B Z 1 ΗΥ220 - Βασίλης Παπαευσταθίου

Οι πύλες έχουν καθυστέρηση !!! 5 10 15 20 25 Α Β C Z tmp ns Α Β C Z tmp Έστω καθυστερήσεις: Tand = 2ns και Tor = 1ns Έστω ότι τα καλώδια δεν έχουν καθυστέρηση 3 Μονοπάτια (paths) προς την έξοδο: AZ, ( 1 ns ) BtmpZ ( 3 ns ) CtmpZ ( 3 ns ) Η συμπεριφορά του κυκλώματος φαίνεται στις κυματομορφές (waveforms) ΗΥ220 - Βασίλης Παπαευσταθίου

ΗΥ220 - Βασίλης Παπαευσταθίου Απλή Λογική με ρολόι 5 10 15 20 25 Α Β C Z Q ns Α Β C Z Q Clk Clk Tclk = 10 ns Τand = 2 ns , Tor = 1 ns Tc2q = 2 ns, Tsu = 1 ns , Thd = 0.5 ns Ικανοποιούνται οι περιορισμοί Setup και Hold του Flip-Flop ? Άγνωστη Τιμή ΟΚ Παραβίαση ΗΥ220 - Βασίλης Παπαευσταθίου