Χειμερινό εξάμηνο 2017 Έκτη – έβδομη διάλεξη

Slides:



Advertisements
Παρόμοιες παρουσιάσεις
Τομέας Αρχιτεκτονικής Η/Υ & Βιομηχανικών Εφαρμογών
Advertisements

Καταχωρητες, Μετρητες, Μνημες (Registers, counters, RAMs)
Ασύγχρονοι Απαριθμητές
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων
συγχρονων ακολουθιακων κυκλωματων
ΑΚΟΛΟΥΘΙΑΚΕΣ ΜΗΧΑΝΕΣ Βασικό διάγραμμα ακολουθιακών μηχανών Είσοδοι NS
Kαταχωρητες και Μετρητες (Registers και Counters)
ΗΥ 120 Αλγοριθμικες μηχανες καταστασεως
ΕΝΟΤΗΤΑ 7Η ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΤΗΣ ΤΥΠΙΚΗΣ ΛΟΓΙΚΗΣ
Ακολουθιακά Ψηφιακά Κυκλώματα
Επιβλέπων: Δρ. Σπυρίδων Α. Καζαρλής, Καθηγητής
Μνημη τυχαιας προσπελασης (Random Access Memory - RAM)
συγχρονων ακολουθιακων κυκλωματων
Συγχρονα Ακολουθιακα Κυκλωματα Flip-Flops Καταχωρητες
ΗΥ220 - Βασίλης Παπαευσταθίου1 ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων Χειμερινό Εξάμηνο Χρονισμός Σύγχρονων Κυκλώματων, Καταχωρητές και Μανταλωτές.
5. Σύγχρονα Ακολουθιακά Κυκλώματα
Συγχρονα Ακολουθιακα Κυκλωματα Flip-Flops Καταχωρητες
Συνδυαστικά Κυκλώματα (Combinational Circuits)
Kαταχωρητές και Μετρητές (Registers και Counters)
Κατασκευή – Προγραμματισμός συστήματος έξυπνης κλειδαριάς με τη χρήση μικροελεγκτή Arduino.
Ψηφιακή Σχεδίαση Τ.Ε.Ι. Κρήτης Σχολή Τεχνολογικών Εφαρμογών Τμ. Μηχανικών Πληροφορικής.
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ 1 Διάλεξη 12: Διάλεξη 12: Καταχωρητές - Μετρητές Δρ Κώστας Χαϊκάλης.
1-1 Πανεπιστήμιο Θεσσαλίας Τμήμα Πληροφορικής Λογική Σχεδίαση Ψηφιακών Συστημάτων Διδάσκων: Γιώργος Σταμούλης.
Δεύτερο μάθημα Ψηφιακά Ηλεκτρονικά. Άσκηση στα αριθμητικά συστήματα Δίνεται ο αριθμός: χ 10 = σε δεκαδική αναπαράσταση. Α. Να μετατραπεί σε δυαδική.
Ψηφιακά Ηλεκτρονικά Ενότητα 2 : Στοιχεία Μνήμης Μανδαλωτές Φώτιος Βαρτζιώτης Ελληνική Δημοκρατία Τεχνολογικό Εκπαιδευτικό Ίδρυμα Ηπείρου 1.
3-1 Υλοποιήσεις λογικών συναρτήσεων x y F=xy+z’ z.
1-1 Πανεπιστήμιο Θεσσαλίας Τμήμα Πληροφορικής Λογική Σχεδίαση Ψηφιακών Συστημάτων Διδάσκων: Γιώργος Σταμούλης.
Παιδαγωγικό Τμήμα Δημοτικής Εκπαίδευσης ΒΑΡΥΤΗΤΑ (ΜΑΘΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ) Ζουμπουρτικούδη Ελένη Η ΒΑΡΥΤΗΤΑ.
Προγραμματιζόμενοι Λογικοί Ελεγκτές (P.L.C.)
Ένατο μάθημα Ψηφιακά Ηλεκτρονικά.
MSc Ηλεκτρολόγος Μηχανικός
Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων
Outline Εισαγωγή Συνδυαστική λογική Ακολουθιακή λογική
Συστήματα CAD Πανεπιστήμιο Θεσσαλίας Σχολή Θετικών Επιστημών
Δυαδικό Σύστημα Δεκαδικό Σύστημα Δεκαεξαδικό Σύστημα

Ψηφιακή Σχεδίαση εργαστήριο
Self-resetting domino
αναγκαίο κακό ή δώρο εξ’ ουρανού;
Διάλεξη 9: Ακολουθιακή λογική - Ασκήσεις Δρ Κώστας Χαϊκάλης
Διάλεξη 11: Ανάλυση ακολουθιακών κυκλωμάτων Δρ Κώστας Χαϊκάλης

Ψηφιακή Σχεδίαση Εργαστήριο Τετάρτη 14/10/2015.
Programmable Logic Technologies
Ψηφιακή Σχεδίαση εργαστήριο
“Ψηφιακός έλεγχος και μέτρηση της στάθμης υγρού σε δεξαμενή"
Συγγραφική Ομάδα: Γεώργιος Θεοφ
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ Διάλεξη 7: Βελτιστοποίηση-ελαχιστοποίηση λογικών συναρτήσεων με χάρτη Karnaugh - Ασκήσεις Δρ Κώστας Χαϊκάλης ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ.
SR latch R Q S R Q Q’ Q’ S.
Πίνακες διέγερσης Q(t) Q(t+1) S R X X 0
Διάλεξη 3: Αλγεβρα Boole - Ασκήσεις Δρ Κώστας Χαϊκάλης
Λογική Σχεδίαση Ψηφιακών Συστημάτων
ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2007
Ένα ακολουθιακό κύκλωμα καθορίζεται από τη χρονική ακολουθία των ΕΙΣΟΔΩΝ, των ΕΞΟΔΩΝ και των ΕΣΩΤΕΡΙΚΩΝ ΚΑΤΑΣΤΑΣΕΩΝ ΣΥΓΧΡΟΝΑ: Οι αλλαγές της κατάστασης.
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
Математичка логика Основни појмови, дефиниција исказа, основне логичке операције над исказима.
Εισαγωγή στην Τεχνολογία
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
ΕΡΓΑΣΤΗΡΙΟ ΔΟΜΗΣ & ΛΕΙΤΟΥΡΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
מכטרוניקה אלקטרוניקה ספרתית סתיו תשס"ה 2004/2005
ΒΟΗΘΗΤΙΚΑ ΣΤΟΙΧΕΙΑ – Λειτουργία του JK Flip-Flop
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
Εργαστήριο Ψηφιακών Ηλεκτρονικών
Архимед күші”.
Η ΕΞΕΛΙΞΗ ΤΟΥ ΗΛΕΚΤΡΙΚΟΥ ΛΑΜΠΤΗΡΑ
Υλοποιήσεις λογικών συναρτήσεων
Μεταγράφημα παρουσίασης:

Χειμερινό εξάμηνο 2017 Έκτη – έβδομη διάλεξη Ψηφιακά Ηλεκτρονικά Χειμερινό εξάμηνο 2017 Έκτη – έβδομη διάλεξη

BCD (binary-coded decimal) κώδικας (δυαδικά κωδικοποιημένων δεκαδικών αριθμών)

Αποκωδικοποιητής Ένας συνηθισμένος τρόπος εξόδου δεδομένων από έναν ηλεκτρονικό υπολογιστή είναι μέσω της οθόνης. Έστω μια αριθμητική οθόνη επτά τμημάτων (7-segment display), και ας δούμε πώς πραγματοποιείται η εμφάνιση των δεδομένων σε αυτήν:

Αποκωδικοποιητής Η οθόνη επτά τμημάτων αποτελείται από επτά φωτοεκπέμπουσες διόδους (LEDs) a – g, οι οποίες ελέγχονται από τα ομώνυμα ψηφιακά σήματα. Όταν τα σήματα ελέγχου τίθενται στη λογική μονάδα, η αντίστοιχη LED φωτοβολεί.

Αποκωδικοποιητής Για όλους τους υπόλοιπους δεκαδικούς αριθμούς οι οποίοι αντιστοιχούν στους συνδυασμούς των ψηφίων b0 – b3 οι τιμές των a, b,…g θα είναι αδιάφορες.

Αποκωδικοποιητής Πίνακας αληθείας οθόνης 7 σημείων

Αποκωδικοποιητής Αποκωδικοποιητής οθόνης επτά τμημάτων

Αποκωδικοποιητής Ένας δυαδικός κώδικας των n μπιτ μπορεί να παραστήσει ως 2n διακριτά στοιχεία κωδικοποιημένης πληροφορίας. Ο αποκωδικοποιητής (decoder) είναι συνδυαστικό κύκλωμα που μετατρέπει κωδικοποιημένη δυαδική πληροφορία, η οποία έρχεται σε n διακριτές γραμμές εισόδου, σε ισοδύναμη πληροφορία που τοποθετείται σε διακριτές γραμμές εξόδου, το πλήθος των οποίων μπορεί να είναι μέχρι 2n.

Αποκωδικοποιητής Ένας αποκωδικοποιητής από n σε 2n γραμμές σχηματίζει τους ελαχιστόρους που παράγονται από το συνδυασμό των n μεταβλητών. Στη συνέχεια απεικονίζεται το κύκλωμα ενός αποκωδικοποιητή 3-σε-8. Οι τρεις εισόδοι αποκωδικοποιούνται σε οκτώ εξόδους, καθεμιά εκ των οποίων παράγει έναν από τους ελαχιστόρους των τριών μεταβλητών εισόδου..

Αποκωδικοποιητής με είσοδο επίτρεψης Οι αποκωδικοποιητές μπορεί συχνά να περιλαμβάνουν μία ή περισσότερες εισόδους επίτρεψης (enable) που ελέγχουν τη λειτουργία του κυκλώματος. Ένας αποκωδικοποιητής 2-σε-4 με είσοδο επίτρεψης (enable) παρουσιάζεται στο ακόλουθο σχήμα.

Αποκωδικοποιητής 2-σε-4 Στο κύκλωμα αυτό ανά πάσα στιγμή μόνο μία έξοδος μπορεί να είναι 0, ενώ όλες οι άλλες είναι 1, για τιμή εισόδου επίτρεψης Ε μηδέν. Η έξοδος η τιμή της οποίας είναι 0 επιλέγεται από τις εισόδους Α και Β. Το κύκλωμα απενεργοποιείται όταν η τιμή της Ε ισούται με 1, ανεξάρτητα από τις τιμές των άλλων δύο εισόδων. Στην περίπτωση αυτή, καμιά από τις εξόδους δεν είναι μηδέν.

Είδη λογικών κυκλωμάτων

Ακολουθιακά κυκλώματα Ένα ακολουθιακό κύκλωμα περιλαμβάνει συνδυαστικά κυκλώματα και τουλάχιστον ένα στοιχείο μνήμης. Τα στοιχεία μνήμης είναι κυκλώματα που έχουν τη δυνατότητα να αποθηκεύουν πληροφορίες σε δυαδική μορφή. Αποτελείται από ένα συνδυαστικό υποκύκλωμα συνδεδεμένο με στοιχεία μνήμης ώστε να σχηματιστεί ένας βρόχος ανάδρασης Κάθε χρονική στιγμή η δυαδική πληροφορία που είναι αποθηκευμένη στα στοιχεία μνήμης αποτελεί την κατάσταση (state) του κυκλώματος Οι τιμές της εισόδου και η κατάστασή του καθορίζουν τις τιμές των εξόδων του Η επόμενη κατάσταση των στοιχείων μνήμης είναι επίσης συνάρτηση των εξωτερικών εισόδων και της παρούσας κατάστασης. Έτσι ένα ακολουθιακό κύκλωμα καθορίζεται από μια χρονική ακολουθία εισόδων, εξόδων και εσωτερικών καταστάσεων.

Είδη ακολουθιακών κυκλωμάτων Τα ακολουθιακά κυκλώματα διακρίνονται σε: Σύγχρονα (synchronous): η συμπεριφορά τους καθορίζεται από την τιμή συγκεκριμένων σημάτων τους σε συγκεκριμένες διακριτές χρονικές στιγμές Ασύγχρονα (asynchronous): η συμπεριφορά τους εξαρτάται ανά πάσα στιγμή τόσο από τα σήματα εισόδου όσο και από τη σειρά με την οποία αλλάζουν τα σήματα εισόδου Ένα σύγχρονο ακολουθιακό σύστημα, χρησιμοποιεί σήματα τα οποία επηρεάζουν τα στοιχεία μνήμης του σε διακριτές μόνο χρονικές στιγμές (συγχρονισμός). Ο συγχρονισμός επιτυγχάνεται μέσω μιας γεννήτριας κύριου ρολογιού, η οποία τροφοδοτεί το σύστημα με περιοδική σειρά παλμών ρολογιού (clock pulses).

Σύγχρονα ακολουθιακά κυκλώματα Τα σύγχρονα ακολουθιακά κυκλώματα που χρησιμοποιούν παλμούς ρολογιού ως εισόδους στα στοιχεία μνήμης ονομάζονται ακολουθιακά κυκλώματα με ρολόι. Οι παλμοί ρολογιού διανέμονται παντού στο σύστημα και χρησιμοποιούνται με τέτοιο τρόπο ώστε τα στοιχεία μνήμης να επηρεάζονται από τις εισόδους τους μόνο τις στιγμές που φθάνουν αυτοί οι παλμοί συγχρονισμού. Καθορίζουν το πότε θα γίνουν αλλαγές στην κατάσταση του συστήματος. Οι τιμές των εξόδων των στοιχείων μνήμης (δηλ. της κατάστασής τους) μπορούν να μεταβάλλονται μόνο κατά τη διάρκεια εφαρμογής των παλμών. Όταν δεν υπάρχει παλμός ρολογιού, οι τιμές των εξόδων δεν αλλάζουν, ακόμα και αν οι τιμές των εισόδων μεταβληθούν. Τα στοιχεία μνήμης ονομάζονται flip-flop και είναι διατάξεις που μπορούν να αποθηκεύουν 1 bit δυαδικών δεδομένων.

Μανδαλωτές και φλιπ-φλοπ Ένα κύκλωμα φλιπ-φλοπ (flip-flop) μπορεί να διατηρηθεί σε μια δυαδική κατάσταση επ’ αόριστον (εφ’ όσον τροφοδοτείται με ηλεκτρική ισχύ) μέχρι η αλλαγή ενός σήματος εισόδου το κάνει να αλλάξει κατάσταση. Οι σπουδαιότερες διαφορές μεταξύ των τύπων των φ/φ είναι ο αριθμός των εισόδων που έχουν και ο τρόπος με τον οποίο οι είσοδοι επηρεάζουν την επόμενη κατάσταση. Οι πλέον στοιχειώδη τύποι φ/φ που ενεργοποιούνται από την παρουσία συγκεκριμένων επιπέδων (συγκεκριμένων τιμών 0 ή 1) του σήματος ρολογιού ονομάζονται μανδαλωτές (latches). Οι μανδάλωτες χρησιμοποιούνται πολύ σε ασύγχρονα συστήματα και είναι τα βασικά κυκλώματα από τα οποία κατασκευάζονται τα φ/φ. Τα φ/φ είναι διατάξεις που ενεργοποιούνται από μεταβάσεις τιμών του σήματος ρολογιού (clock transitions). Διατάξεις ευαίσθητες στις ακμές του σήματος ρολογιού. Χρησιμοποιούνται πολύ σε σύγχρονα συστήματα.

Απόκριση μανδαλωτή και φλιπ-φλοπ σε σήμα ρολογιού

Μανδαλωτής τύπου SR Μανδαλωτής SR με πύλες NOR συνδεδεμένες χιαστί Ο μανδαλωτής έχει δύο εισόδους, που χαρακτηρίζονται ως S (set, θέση) και R (reset, επαναφορά), καθώς και δύο αξιοποιήσιμες εξόδους, Q και Q' (συμπλήρωμα η μία της άλλης) που καθορίζουν την κατάσταση του κυκλώματος. Σε κανονικές συνθήκες λειτουργίας οι είσοδοι στον μανδαλωτή είναι 0. Όταν οι δύο είσοδοι ξαναγίνουν ίσες με 0, ο μανδαλωτής μπορεί να είναι είτε σε κατάσταση θέσης είτε σε κατάσταση επαναφοράς, ανάλογα με το ποια είσοδος ήταν πρόσφατα 1. Στις περιπτώσεις αυτές η επόμενη QΝ+1 κατάσταση παραμένει ίδια με την προηγούμενη QΝ.

Μανδαλωτής τύπου SR Μανδαλωτής SR με πύλες NAND συνδεδεμένες χιαστί Σε κανονικές συνθήκες λειτουργίας οι είσοδοι στον μανδαλωτή είναι 1. Οι δυο έξοδοι είναι συμπληρωματικές η μία της άλλης. Πρέπει να αποφεύγεται η κατάσταση απροσδιοριστίας κατά την οποία οι δυο έξοδοι είναι ίδιες. Ονομάζεται και μανδαλωτής τύπου S'R'

Μανδαλωτής SR με επίτρεψη H λειτουργία του μανδαλωτή τροποποιείται με την τοποθέτηση πρόσθετης εισόδου ελέγχου. Στο κύκλωμα υπάρχουν δύο πρόσθετες πύλες NAND. Η είσοδος ελέγχου καθορίζει τη χρονική στιγμή κατά την οποία μπορεί να γίνει αλλαγή της κατάστασης του μανδαλωτή Ο μανδαλωτής SR έχει μία κατάσταση απροσδιοριστίας για S=R=1

Μανδαλωτής τύπου D Αντιμετωπίζει την απροσδιόριστη κατάσταση εξασφαλίζοντας ότι οι είσοδοι S και R δεν είναι ποτέ ταυτόχρονα 1. Η έξοδος παίρνει πάντα την τιμή της εισόδου D όταν η είσοδος Εn γίνεται 1.

Γραφικά σύμβολα Μανδαλωτών Στην περίπτωση μανδαλωτή με πύλες NAND προστίθενται κυκλάκια στις εισόδους για να υποδείξουν ότι οι καταστάσεις θέσης και επαναφοράς προκύπτουν αν το κύκλωμα δεχθεί σήμα με τιμή λογικού 0.

Πυροδότηση των flip-flop Για λόγους ευστάθειας στα σύγχρονα ακολουθιακά κυκλώματα απαιτείται η πυροδότηση στις ακμές των παλμών ρολογιού Δυο τρόποι για να το πετύχουμε τεχνική αφέντη – σκλάβου ακμοπυροδότητα f/f

Flip-flop αφέντη-σκλάβου Όταν ο παλμός μεταβαίνει στο επίπεδο του 1, η πληροφορία από την είσοδο D μεταφέρεται στην έξοδο του μανδαλωτή-αφέντη Υ. Ο μανδαλωτής-σκλάβος παραμένει απενεργοποιημένος και οποιαδήποτε αλλαγή στην D δεν επηρεάζει την έξοδο Q του flip-flop. Όταν ο παλμός ρολογιού γίνει 0, ο μανδαλωτής-αφέντης απενεργοποιείται και η τιμή Υ του απομονώνεται από τη D. O μανδαλωτής-σκλάβος ενεργοποιείται και η τιμή του Υ μεταφέρεται στην έξοδο Q. Μόνο η αρνητική μετάβαση του ρολογιού προκαλεί αλλαγή της τιμής της εξόδου Q.

Aκμοπυροδότητα D Flip-flop Στο ακμοπυροδότητο flip-flop όλες οι αλλαγές στις εξόδους συμβαίνουν σε μία ακμή. Στο D ακμοπυροδότητο flip-flop θετικής ακμής (μετάβαση από 0 σε 1) υπάρχουν 3 μανδαλωτές. Ένας από τους μανδαλωτές αποκρίνεται στην εξωτερική είσοδο δεδομένων D, ένας άλλος στο CLK (ρολόι) και ο τρίτος παράγει τις εξόδους του f-f. Συνοπτικά η τιμή που τίθεται στην είσοδο D του θετικά ακμοπυροδότητου D φλιπ-φλοπ μεταφέρεται στην έξοδο Q στη θετική μετάβαση του σήματος ρολογιού. Η αρνητική μετάβαση του ρολογιού δεν επηρεάζει την έξοδο του f-f. Όταν το CLK είναι σε σταθερή κατάσταση (τιμή 0 ή 1) η έξοδος Q δεν επηρεάζεται από αλλαγές στην τιμή του D. Χαρακτηριστική εξίσωση: Q(t+1)=D

Διάγραμμα καταστάσεων Ένας, ισοδύναμος, εποπτικός τρόπος παρουσίασης της λειτουργίας του flip-flop είναι το διάγραμμα καταστάσεων (state diagram):

πίνακας διέγερσης

χαρακτηριστικές εξισώσεις

JK Flip-flop Ένα JK f/f μπορεί να κατασκευαστεί με χρήση ενός D f/f και εξωτερικής συνδυαστικής λογικής Το JK f/f προσθέτει μια επιπλέον λειτουργία στις δυνατότητες του f/f Αντιστρέφει την έξοδό του Χαρακτηριστική εξίσωση: Q(t+1)=JQ(t)+KQ(t)

JK Flip-flop

JK Flip-flop

JK Flip-flop

JK Flip-flop

JK Flip-flop Λειτουργία του κυκλώματος κατά την εφαρμογή παλμών ρολογιού, Q η παρούσα κατάσταση και Q(t+1) κατάσταση στην οποία μεταβαίνει Xάρτης Karnaugh τριών μεταβλητών

Τ Flip-flop Το T f/f προκύπτει από το JK f/f αν συνδέσουμε μόνιμα τις εισόδους J και K μεταξύ τους. Με 0 στην είσοδο T παραμένει στην ίδια κατάσταση ενώ με 1 αλλάζει κατάσταση με την έλευση του παλμού (συμπλήρωση εξόδου).

Χαρακτηριστικοί πίνακες