Καθυστέρηση αντιστροφέα με παρουσία διασύνδεσης

Slides:



Advertisements
Παρόμοιες παρουσιάσεις
ΗΥ120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" ΙCs.
Advertisements

Στοιχεία Αρχιτεκτονικής Υπολογιστών και Ηλεκτρονικής
Πολυσύνθετες πύλες NMOS και CMOS
Ομάδα Σχεδίασης Μικροηλεκτρονικών Κυκλωμάτων
Δυναμική συμπεριφορά των λογικών κυκλωμάτων MOS
ΕΝΟΤΗΤΑ 3Η ΤΕΧΝΟΛΟΓΙΑ CMOS
Τεχνολογία TTL, Τεχνολογία CMOS Κυκλώματα της τυπικής λογικής Μνήμες
ΗΥ120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" ΙCs.
Ολοκληρωμένα κυκλώματα (ICs) (4 περίοδοι)
ΗΥ220 - Βασίλης Παπαευσταθίου1 ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων Χειμερινό Εξάμηνο Χρονισμός Σύγχρονων Κυκλώματων, Καταχωρητές και Μανταλωτές.
Διαλέξεις στην Ηλεκτρονική Ι Π. Δ. Δημητρόπουλος Πανεπιστήμιο Θεσσαλίας - Πολυτεχνική Σχολή Τμήμα Μηχανικών Η/Υ, Τηλεπικοινωνιών & Δικτύων.
ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2009
Εισαγωγή στην Ηλεκτρονική
Παρασιτικές ποσότητες τρανζίστορ και αγωγών διασύνδεσης
Υλοποίηση λογικών πυλών με τρανζίστορ MOS
Τ. Ε. Ι. Κεντρικής Μακεδονίας - Τμήμα Μηχανικών Πληροφορικής Τ. Ε
Βασικές αρχές ημιαγωγών και τρανζίστορ MOS
Ινστιτούτο Παστέρ. Το ΕΠΑνΕΚ (στο πλαίσιο του ΕΣΠΑ 2014 – 2020), κατέχει κεντρική θέση στην προσπάθεια της Χώρας για τη δημιουργία και στήριξη.
1-1 Πανεπιστήμιο Θεσσαλίας ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ ΗΛΕΚΤΡΟΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ, ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ ΚΑΙ ΔΙΚΤΥΩΝ ΗΥ 330 – Σχεδίαση Συστημάτων VLSI Εαρινό εξάμηνο
ΟΝΟΜΑ: ΧΡΙΣΤΟΣ ΧΡΙΣΤΟΥ Α.Μ: 6157 ΕΤΟΣ: Ε ΄.  Θα εξετάζουμε την περίπτωση του στατικού αντιστροφέα CMOS που οδηγεί μια εξωτερική χωρητικότητα φορτίου.
Εικόνα 5.38 (Rabaey) Τσιμπούκας Κων/νος  Η μέση κατανάλωση ισχύος δίνεται από τον:  Όπου Τ το χρονικό διάστημα που μας ενδιαφέρει.  Τα κυκλωματα.
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ Διάλεξη 8: Ολοκληρωμένα κυκλώματα – Συνδυαστική λογική – Πολυπλέκτες – Κωδικοποιητές - Αποκωδικοποιητές Δρ Κώστας Χαϊκάλης ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ.
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ 1 Διάλεξη 2: Άλγεβρα Boole - Λογικές πύλες Δρ Κώστας Χαϊκάλης.
Μερκ. Παναγιωτόπουλος - Φυσικός 1 Μεγέθη που διατηρούνται Διατήρηση της Ορμής Διατήρηση της Ορμής.
Outline Εισαγωγή Συνδυαστική λογική Ακολουθιακή λογική
Ηλεκτρονική MOS Field-Effect Transistors (MOSFETs) (I) Φώτης Πλέσσας
ΤΕΧΝΟΛΟΓΙΑ ΠΡΟΗΓΜΕΝΩΝ ΨΗΦΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ ΚΑΙ ΣΥΣΤΗΜΑΤΩΝ
Ερωτήσεις πολλαπλής επιλογής στη Γαστρεντερολογία
ΕΙΣΑΓΩΓΗ Ένα από τα τμήματα του project της Α λυκείου το Α5 ασχολήθηκε με την καταγραφή των περισσότερων μουσικών ειδών . Κατά τη διάρκεια της εργασίας.
Τσιμικλής Γεώργιος Πανταζής Κωνσταντίνος
Καθυστέρηση αντιστροφέα και λογικών πυλών CMOS
Μουσική και εφηβεία.
Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων
Σχεδίαση CMOS Ψηφιακών Ολοκληρωμένων Κυκλωμάτων
Καθηγητής Σιδερής Ευστάθιος
T: Κύματα και Τηλεπικοινωνίες
ΜΟΥΣΙΚΑ ΑΚΟΥΣΜΑΤΑ ΜΑΘΗΤΩΝ ΓΥΜΝΑΣΙΟΥ ΝΕΑΣ ΠΕΡΑΜΟΥ
Παράδειγμα 3.6 Τιμοθέου Τιμόθεος Α.Μ
ΠΕΙΡΑΜΑΤΙΚΟ ΓΕΛ ΠΑΤΡΩΝ
ΕΞΟΜΟΙΩΣΗ SPICE ΧΑΡΑΚΤΗΡΙΣΤΙΚΗ ΜΕΤΑΦΟΡΑΣ ΤΑΣΗΣ CMOS ΑΝΤΙΣΤΡΟΦΕΑ
Μερικά καθολικά σήματα, όπως το ρολόι, κατανέμονται σε όλο το ολοκληρωμένο κύκλωμα. Το μήκος των καλωδίων αυτών μπορεί να είναι σημαντικό. Για μεγέθη ψηφίδων.
Επιλογή του μεγέθους των πυλών
Εικόνα 5-29 Τιμοθέου Τιμόθεος Α.Μ
ΤΕΧΝΟΛΟΓΙΑ ΠΡΟΗΓΜΕΝΩΝ ΨΗΦΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ ΚΑΙ ΣΥΣΤΗΜΑΤΩΝ
Γιώργος Αγγελόπουλος Α.Μ. : 5902
ΚΛΙΜΑΚΩΣΗ ΠΑΡΑΜΕΤΡΩΝ ΤΡΑΝΖΙΣΤΟΡ (Πινακας 3. 8) Σπουρλης Γεώργιος Α. Μ
Παράδειγμα 4.12 Πότε λαμβάνουμε υπόψη τα φαινόμενα γραμμής μετάδοσης Όνομα:Τσιμπούκας Κων/νος ΑΜ:6118 Από το βιβλίο: Ψηφιακά Ολοκληρωμένα Κυκλώματα Μία.
Σχεδίαση Μεικτών VLSI Κυκλωμάτων
Σχεδίαση Μεικτών VLSI Κυκλωμάτων
Μοντέλα ηλεκτρικού καλωδίου- Γραμμή μετάδοσης
Σχεδίαση λογικών πυλών και κυκλωμάτων σε φυσικό επίπεδο
ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ Υπολογισμος Req (πινακασ 3-3)
Exercise 4.5 Rabaey Όνομα Α.Μ. Έτος Κεττένης Χρίστος 6435 E΄
Ο ΡΟΛΟΣ ΤΗΣ ΔΙΑΦΗΜΙΣΗΣ ΣΤΗ ΖΩΗ ΜΑΣ
Transistor sizing and energy minimization Όνομα Α.Μ. Έτος Παράδειγμα
Επεξήγηση σχήματος 3.14 & παρουσίαση του παραδείγματος 10.4
ΤΕΧΝΟΛΟΓΙΑ ΠΡΟΗΓΜΕΝΩΝ ΨΗΦΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ ΚΑΙ ΣΥΣΤΗΜΑΤΩΝ
Υπολογισμός του πίνακα 3.3 (Rabaey)
ΤΕΧΝΟΛΟΓΙΑ ΠΡΟΗΓΜΕΝΩΝ ΨΗΦΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ ΚΑΙ ΣΥΣΤΗΜΑΤΩΝ
Introducere Circuite NMOS statice
Σχεδίαση Ολοκληρωμένων Κυκλωμάτων
Behzad Razavi, RF Microelectronics.
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
الطاقة الحراريـة الفصل الخامس فيزيـــــــــاء 2 الصف الثاني ثانوي
Familia CMOS Avantaje asupra tehnologiei bipolare:
Klasičan CMOS sklop. Klasičan CMOS sklop Svojstva klasičnog CMOS sklopa lokalna n–podloga oksidna izolacija (LOCOS) podešavanje napona praga ionskom.
Shema Oba tranzistora su obogaćenog tipa. Shema Oba tranzistora su obogaćenog tipa.
Insulated Gate Field Effect Transistor (IGFT)
Καθηγητής Σιδερής Ευστάθιος
Μεταγράφημα παρουσίασης:

Καθυστέρηση αντιστροφέα με παρουσία διασύνδεσης Παράδειγμα 5.10 Όνομα: Γκίκα Ζαχαρούλα Α.Μ. 5941

Θεωρούμε το παρακάτω κύκλωμα:

Οι παράμετροι των στοιχείων του κυκλώματος είναι: Cint=3fF Cfan=3fF Rdr=0,5*(13/1,5+31/4,5)=7,8kΩ. Το καλώδιο υλοποιείται στην πρώτη στρώση μετάλλου (Metal1) και έχει πλάτος 0,4μm.

Έτσι έχουμε: cw=0,4μm*30aF/μm2+2*40aF/μm=92aF/μm και rw=0,075/W Ω/μm=0,1875Ω/μm. Με τη βοήθεια της εξίσωσης tp=0,69*Rdr*(Cint+Cfan)+0,69*(Rdr*cw+rw*Cfan)*L+0,38*rw*cw*L2 (όπου για την καθυστέρηση διάδοσης του κυκλώματος έχουμε εφαρμόσει την παράσταση καθυστέρησης του Elmore) μπορούμε να υπολογίσουμε για ποιο μήκος καλωδίου η καθυστέρηση διασύνδεσης γίνεται ίση με την ενδογενή καθυστέρηση που προκαλείται αμιγώς από τα παρασιτικά στοιχεία των τρανζίστορ.

Η καθυστέρηση διασύνδεσης που προκαλείται μόνο από τα παρασιτικά στοιχεία του τρανζίστορ είναι: tp=0,69*Req*(Cint+Cext)= =0,69*7,8kΩ*(3fF+3fF)=32,292*10-12s Έτσι από την παραπάνω σχέση έχουμε: 6,555*10-18*L2+0,496*10-12*L=32,292*10-12 L=65μm

Παρατηρούμε ότι η πρόσθετη καθυστέρηση προέρχεται αποκλειστικά από το γραμμικό όρο της εξίσωσης-πιο συγκεκριμένα την επιπλέον χωρητικότητα που εισάγεται από το καλώδιο. Ο τετραγωνικός όρος (η καθυστέρηση κατανεμημένης γραμμής καλωδίου) γίνεται κυρίαρχος μόνο για αρκετά μεγάλα μήκη καλωδίου(>7μm). Αυτό μπορεί να αποδοθεί στην υψηλή αντίσταση των τρανζίστορ (ελαχίστου μεγέθους) του οδηγητή. εικονα 5-32 εικονα 5-32

Όνομα: Γκίκα Ζαχαρούλα Α.Μ. 5941 Ρεύμα βραχυκύκλωσης αντιστροφέα CMOS συναρτήσει της χωρητικότητας φορτίου Όνομα: Γκίκα Ζαχαρούλα Α.Μ. 5941

Θεωρούμε ένα στατικό αντστροφέα CMOS με μία μετάβαση 0→1 στην είσοδο του. Αρχικά υποθέτουμε ότι η χωρητικότητα του φορτίου είναι πολύ μεγάλη έτσι ώστε ο χρόνος καθόδου της εξόδου να είναι σημαντικά μεγαλύτερος από το χρόνο ανόδου της εισόδου. Κάτω από αυτές τις συνθήκες η είσοδος κινείται στη μεταβατική περιοχή πριν ξεκινήσει η αλλαγή τάσης της εξόδου.

Στην περίπτωση αυτή η τάση πηγής-υποδοχής του στοιχείου p-mos είναι κατά προσέγγιση 0 στη διάρκεια της μεταβατικής περιόδου, οπότε το pmos στοιχείο αποκόπτεται χωρίς να παρέχει ρεύμα. Άρα το ρεύμα βραχυκυκλώματος είναι περίπου 0.

Στην αντίθετη περίπτωση η χωρητικότητα εξόδου είναι πολύ μικρή και ο χρόνος καθόδου της εξόδου είναι σημαντικά μικρότερος από το χρόνο ανόδου της εισόδου. Τώρα η τάση υποδοχής-πηγής του στοιχείου p-mos είναι ίση με VDD για το μεγαλύτερο μέρος της περιόδου μετάβασης, που σημαίνει μέγιστο ρεύμα βραχυκυκλώματος (ίσο με το ρεύμα κορεσμού του τρανζίστορ p-mos). Αυτό αντιστοιχεί ξεκάθαρα στη χειρότερη περίπτωση.

Τα παραπάνω συμπεράσματα επαληθεύονται στη επόμενη εικόνα όπου απεικονίζονται το ρεύμα βραχυκύκλωσης κατά τη διάρκεια μίας μετάβασης από τη χαμηλή στην υψηλή στάθμη ως συνάρτηση της χωρητικότητας του φορτίου. Το μοντέλο που χρησιμοποιήθηκε είναι το εξής:

Η κυματομορφή που προκύπτει είναι η ακόλουθη: