Καθυστέρηση αντιστροφέα και λογικών πυλών CMOS

Παρουσίαση με θέμα: "Καθυστέρηση αντιστροφέα και λογικών πυλών CMOS"— Μεταγράφημα παρουσίασης:

1 Καθυστέρηση αντιστροφέα και λογικών πυλών CMOS
Εισαγωγή στην Ηλεκτρονική

2 Ορισμοί καθυστέρησης λογικών πυλών CMOS
Καθυστερήσεις διάδοσης (propagation delays) εισόδου-εξόδου: Καθυστέρηση ανόδου tpLH : η διαφορά ανάμεσα στις διαδοχικές χρονικές στιγμές όπου η είσοδος και η έξοδος φτάνουν στο 50% της τάσης τροφοδοσίας VDD κατά την άνοδο της εξόδου από λογικό 0 σε λογικό 1 Καθυστέρηση καθόδου tpHL : η διαφορά ανάμεσα στις διαδοχικές χρονικές στιγμές όπου η είσοδος και η έξοδος φτάνουν στο 50% της τάσης τροφοδοσίας VDD κατά την κάθοδο της εξόδου από λογικό 1 σε λογικό 0 Χρόνοι μεταγωγής σήματος (switching times ή signal slopes): Χρόνος ανόδου (rise time) tr : ο χρόνος που χρειάζεται για να ανέλθει το σήμα από το 10% στο 90% της τάσης τροφοδοσίας VDD Χρόνος καθόδου (fall time) tf : ο χρόνος που χρειάζεται για να κατέλθει το σήμα από το 90% στο 10% της τάσης τροφοδοσίας VDD

3 Ορισμοί καθυστέρησης λογικών πυλών CMOS
Vin tr tf 90% 90% 50% 50% 10% 10% t Vout tpHL tpLH 50% 50% t

4 Καθυστέρηση διάδοσης αντιστροφέα CMOS (για ακαριαία μετάβαση εισόδου)
VDD S G Vout D 0→VDD IDn Vout IDn CL D Vin CL G S

5 Καθυστέρηση διάδοσης αντιστροφέα CMOS (για ακαριαία μετάβαση εισόδου)
Vout IDn CL

6 Καθυστέρηση διάδοσης αντιστροφέα CMOS (για ακαριαία μετάβαση εισόδου)
Vout IDn CL Vout IR R CL

7 Καθυστέρηση διάδοσης αντιστροφέα CMOS (για ακαριαία μετάβαση εισόδου)
Vout IDn CL Vout IR R CL

8 Καθυστέρηση διάδοσης αντιστροφέα CMOS (για ακαριαία μετάβαση εισόδου)
VDD VDD S IDp G D IDp VDD→0 Vout Vout D Vin CL CL G S

9 Καθυστέρηση διάδοσης αντιστροφέα CMOS (για ακαριαία μετάβαση εισόδου)
VDD IDp Vout CL

10 Καθυστέρηση διάδοσης αντιστροφέα CMOS (για ακαριαία μετάβαση εισόδου)
VDD IDp Vout VDD IR CL R Vout CL

11 Καθυστέρηση διάδοσης αντιστροφέα CMOS (για ακαριαία μετάβαση εισόδου)
VDD IDp Vout VDD IR CL R Vout CL

12 Καθυστέρηση διάδοσης αντιστροφέα CMOS (για ακαριαία μετάβαση εισόδου)
Εκφόρτιση CL από VDD σε VDD/2 μέσω του nMOS τρανζίστορ: Τρανζίστορ nMOS στην περιοχή κόρου (VDD - VTn ≤ Vout ≤ VDD): Τρανζίστορ nMOS στη γραμμ. περιοχή (VDD/2 ≤ Vout ≤ VDD - VTn):

13 Καθυστέρηση διάδοσης αντιστροφέα CMOS (για ακαριαία μετάβαση εισόδου)
Συνολική καθυστέρηση διάδοσης tpHL: [Sedra/Smith – εξ. (4.156)] Ισοδύναμη αντίσταση αγωγής nMOS τρανζίστορ:

14 Καθυστέρηση διάδοσης αντιστροφέα CMOS (για ακαριαία μετάβαση εισόδου)
Η καθυστέρηση διάδοσης tpLH (για φόρτιση του CL από 0 σε VDD/2 μέσω του pMOS τρανζίστορ) υπολογίζεται ομοίως: Ισοδύναμη αντίσταση αγωγής pMOS τρανζίστορ: Εάν VTn = |VTp| τότε: οπότε εάν Wp = rWn θα είναι Reqp = Reqn καθώς και tpLH = tpHL (συμμετρικός αντιστροφέας)

15 Καθυστέρηση διάδοσης αντιστροφέα CMOS (για ακαριαία μετάβαση εισόδου)
Άλλες μέθοδοι προσέγγισης της ισοδύναμης αντίστασης: Μέση αντίσταση: Κανόνας α-power (για τρανζίστορ με κορεσμό ταχύτητας φορέων – velocity saturation): Από δεδομένα προσομοίωσης

16 Καθυστέρηση διάδοσης αντιστροφέα CMOS με πεπερασμένη κλίση εισόδου
Εάν η είσοδος του αντιστροφέα (πύλη i) προέρχεται από την έξοδο προηγούμενης πύλης (i-1), τότε: VDD S G D Vout D Vin CL G S

17 Καθυστέρηση διάδοσης γενικών πυλών CMOS
Για τρανζίστορ εν παραλλήλω μπορεί να υπάρχουν περισσότερα από ένα μονοπάτια ρεύματος για τη διεξαγωγή της φόρτισης/εκφόρτισης Για τρανζίστορ εν σειρά μπορεί να υπάρχουν επιπλέον χωρητικότητες σε εσωτερικούς κόμβους προς φόρτιση/εκφόρτιση Παράδειγμα πύλης NAND: 1 1 1 1

18 Ισοδύναμος αντιστροφέας πυλών CMOS
Ισοδύναμη αντίσταση σειριακής συνδεσμολογίας τρανζίστορ:  ισοδύναμο πλάτος σειριακής συνδεσμολογίας: Χειρότερη περίπτωση παράλληλης συνδεσμολογίας: όταν άγει μόνο ένα τρανζίστορ και μάλιστα εκείνο με το μικρότερο πλάτος  ισοδύναμο πλάτος παράλληλης συνδεσμολογίας: V1 V2 V1 V2 W1 W2 WN Wser

19 Συμμετρικές ή τυποποιημένες πύλες CMOS
Μοναδιαίες ή ελαχίστου μεγέθους συμμετρικές πύλες: Εμφανίζουν (εκ κατασκευής) σε όλα τα μονοπάτια ανόδου ή καθόδου μέχρι την έξοδο, συνολική ισοδύναμη αντίσταση ίση με εκείνη ενός συμμετρικού μοναδιαίου αντιστροφέα V V DD DD V DD A r B r B 2r r F A F A 2r A 2 F 1 A 1 B 1 B 2

20 Συμμετρικές ή τυποποιημένες πύλες CMOS
Κλιμακούμενες συμμετρικές πύλες: Λαμβάνονται από τις μοναδιαίες συμμετρικές πύλες με κλιμάκωση των μεγεθών όλων των τρανζίστορ με κάποιο συντελεστή s V V DD DD V DD A rs B rs B 2rs rs F A F A 2rs A 2s F s A s B s B 2s

21 Συμμετρικές ή τυποποιημένες πύλες CMOS
Μοναδιαία ή ελαχίστου μεγέθους B 4r A 2r C D OUT = D + A • (B + C) A 2 D 1 2 B C

22 Συμμετρικές ή τυποποιημένες πύλες CMOS
Κλιμακούμενη (με συντελεστή s) B 4rs A 2rs C D OUT = D + A • (B + C) A 2s D s 2s B C