Ψηφιακή Σχεδίαση Τ.Ε.Ι. Κρήτης Σχολή Τεχνολογικών Εφαρμογών Τμ. Μηχανικών Πληροφορικής.

Slides:



Advertisements
Παρόμοιες παρουσιάσεις
Συνδυαστικα κυκλωματα με MSI και LSI
Advertisements

Συνδυαστικά Κυκλώματα
13.1 Λογικές πύλες AND, OR, NOT, NAND, NOR
HY 120 ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ Ασυγχρονα ακολουθιακα κυκλωματα 2o μερος.
Συνδιαστικά Λογικά Κυκλώματα
ΗΜΥ 100 Εισαγωγή στην Τεχνολογία
ΕΝΟΤΗΤΑ 8Η ΜΝΗΜΕΣ ROM ΚΑΙ RΑΜ
Μνήμη και Προγραμματίσιμη Λογική
Δυναμική συμπεριφορά των λογικών κυκλωμάτων MOS
Κεφάλαιο 2ο Πεπερασμένα αυτόματα.
ΕΝΟΤΗΤΑ 5Η ΣΥΝΔΥΑΣΤΙΚΑ ΚΥΚΛΩΜΑΤΑ ΤΗΣ ΤΥΠΙΚΗΣ ΛΟΓΙΚΗΣ Α΄
Άλγεβρα Boole και Λογικές Πύλες
ΕΝΟΤΗΤΑ 7Η ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΤΗΣ ΤΥΠΙΚΗΣ ΛΟΓΙΚΗΣ
HY 120 ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ Ασυγχρονα ακολουθιακα κυκλωματα.
4. Συνδυαστική Λογική 4.1 Εισαγωγή
6.1 Καταχωρητές Ένας καταχωρητής είναι μια ομάδα από f/f αλλά μπορεί να περιέχει και πύλες. Καταχωρητής των n ψηφίων αποτελείται από n f/f. Καταχωρητής.
ΕΝΟΤΗΤΑ 11 Η ΠΡΟΓΡΑΜΜΑΤΙΖΟΜΕΝΟΙ ΛΟΓΙΚΟΙ ΠΙΝΑΚΕΣ (PROGRAMMABLE LOGIC ARRAYS)  Οι λογικοί Πίνακες ως γεννήτριες συναρτήσεων  Επίπεδα AND-OR και OR-AND.
συγχρονων ακολουθιακων κυκλωματων
ΗΥ120 ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ Συναρτησεις Boole.
Συνδυαστικά Κυκλώματα
ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ
ΕΝΟΤΗΤΑ 7η Μετατροπείς Ψηφιακού Σήματος σε Αναλογικό (DAC)
Λογικές πύλες Λογικές συναρτήσεις
ΜΑΘΗΜΑ: ΣΧΕΔΙΑΣΗ ΑΛΓΟΡΙΘΜΩΝ ΔΙΔΑΣΚΩΝ: Π. ΚΑΤΣΑΡΟΣ Τετάρτη, 15 Απριλίου 2015Τετάρτη, 15 Απριλίου 2015Τετάρτη, 15 Απριλίου 2015Τετάρτη, 15 Απριλίου 2015Τμ.
Υλοποίηση λογικών πυλών με τρανζίστορ MOS
ΑΡΙΣΤΟΤΕΛΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΘΕΣΣΑΛΟΝΙΚΗΣ
Επιβλέπων Καθηγητής : Δρ. Σ. Τσίτσος Σπουδάστρια : Μποζίνου Ζαφειρούλα, ΑΕΜ: 1909 Σέρρες, Ιούλιος 2014 ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙΔΕΥΤΙΚΟ ΙΔΡΥΜΑ ΣΕΡΡΩΝ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ.
Εξομοιωτής Ψηφιακών Κυκλωμάτων
Μετασχηματισμός Fourier
ΧΡΟΝΟΙ ΕΓΚΑΘΙΔΡΥΣΗΣ (SETUP) ΚΑΙ ΚΡΑΤΙΣΗΣ (HOLD) Για τη σωστή λειτουργία των flip/flops πρέπει να ικανοποιούνται οι set-up και hold time απαιτήσεις Set-up.
ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΑΤΡΩΝ ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ Η/Υ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ Παραδείγματα BP.
{ Ψηφιακή Σχεδίαση εργαστήριο Γιάννης Νικολουδάκης.
{ Ψηφιακή Σχεδίαση εργαστήριο Γιάννης Νικολουδάκης.
ΟΝΟΜΑ: ΧΡΙΣΤΟΣ ΧΡΙΣΤΟΥ Α.Μ: 6157 ΕΤΟΣ: Ε ΄.  Θα εξετάζουμε την περίπτωση του στατικού αντιστροφέα CMOS που οδηγεί μια εξωτερική χωρητικότητα φορτίου.
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ Διάλεξη 8: Ολοκληρωμένα κυκλώματα – Συνδυαστική λογική – Πολυπλέκτες – Κωδικοποιητές - Αποκωδικοποιητές Δρ Κώστας Χαϊκάλης ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ.
{ Ψηφιακή Σχεδίαση εργαστήριο Γιάννης Νικολουδάκης.
Ψηφιακά Ηλεκτρονικά Ενότητα 2 : Στοιχεία Μνήμης Μανδαλωτές Φώτιος Βαρτζιώτης Ελληνική Δημοκρατία Τεχνολογικό Εκπαιδευτικό Ίδρυμα Ηπείρου 1.
ΣΗΜΑΤΑ ΚΑΙ ΣΥΣΤΗΜΑΤΑ II Καθ. Πέτρος Π. Γρουμπός Διάλεξη 4η Δειγματοληψία.
Τέταρτο μάθημα Ψηφιακά Ηλεκτρονικά.
Έβδομο μάθημα Ψηφιακά Ηλεκτρονικά.
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ Διάλεξη 4: Απλοποίηση (βελτιστοποίηση) λογικών συναρτήσεων με την μέθοδο του χάρτη Karnaugh (1ο μέρος) και υλοποίηση με πύλες NAND -
Τ.Ε.Ι. Κρήτης Σχολή Τεχνολογικών Εφαρμογών Τμ. Μηχανικών Πληροφορικής
Ένατο μάθημα Ψηφιακά Ηλεκτρονικά.
ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΑΤΡΩΝ ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ Η/Υ ΚΑΙ ΠΛΗΡΟΦΟΡΙΚΗΣ
Όγδοο μάθημα Ψηφιακά Ηλεκτρονικά.
ΕΙΣΑΓΩΓΗ ΣΤΟΥΣ ΚΩΔΙΚΕΣ-ΚΕΦΑΛΑΙΟ 1ο
ΣΗΜΑΤΑ ΚΑΙ ΣΥΣΤΗΜΑΤΑ II
Συστήματα CAD Πανεπιστήμιο Θεσσαλίας Σχολή Θετικών Επιστημών
Δυαδική λογική ΚΑΙ (AND) H (ΟR) ΟΧΙ (NOT)
Έκτο μάθημα Ψηφιακά Ηλεκτρονικά.
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ Διάλεξη 5: Απλοποίηση (βελτιστοποίηση) λογικών συναρτήσεων με την μέθοδο του χάρτη Karnaugh (2ο μέρος) Δρ Κώστας Χαϊκάλης ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ.
Ψηφιακή Σχεδίαση Εργαστήριο Τετάρτη 9/12/2015.
Διάλεξη 9: Συνδυαστική λογική - Ασκήσεις Δρ Κώστας Χαϊκάλης
Εισαγωγή στους Η/Υ Ενότητα 11: Αλγεβρικές πράξεις στους Η/Υ
“Ψηφιακός έλεγχος και μέτρηση της στάθμης υγρού σε δεξαμενή"
ΤΕΧΝΟΛΟΓΙΑ ΠΡΟΗΓΜΕΝΩΝ ΨΗΦΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ ΚΑΙ ΣΥΣΤΗΜΑΤΩΝ
Πίνακες διέγερσης Q(t) Q(t+1) S R X X 0
Χειμερινό εξάμηνο 2017 Πέμπτη διάλεξη
Μηχανοτρονική Μάθημα 9ο “ψηφιακά ηλεκτρονικά”
Χειμερινό εξάμηνο 2017 Τέταρτη διάλεξη
Λογικές πύλες και υλοποίηση άλγεβρας Boole ΑΡΒΑΝΙΤΗΣ ΚΩΝΣΤΑΝΤΙΝΟΣ(ΣΥΝΕΡΓΑΤΕΣ):ΔΗΜΗΤΡΙΟΣ ΔΑΒΟΣ- ΜΑΡΙΑ ΕΙΡΗΝΗ KAΛΙΑΤΣΗ-ΦΡΑΤΖΕΣΚΟΣ ΒΟΛΤΕΡΙΝΟΣ… ΕΠΠΑΙΚ ΑΡΓΟΥΣ.
Ψηφιακή Σχεδίαση εργαστήριο
Τ.Ε.Ι. Κρήτης Σχολή Τεχνολογικών Εφαρμογών Τμ. Μηχανικών Πληροφορικής
Ένα ακολουθιακό κύκλωμα καθορίζεται από τη χρονική ακολουθία των ΕΙΣΟΔΩΝ, των ΕΞΟΔΩΝ και των ΕΣΩΤΕΡΙΚΩΝ ΚΑΤΑΣΤΑΣΕΩΝ ΣΥΓΧΡΟΝΑ: Οι αλλαγές της κατάστασης.
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
Εργασίες 9ου – 10ου Εργαστηρίου
ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2008
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
UNIT 1 Τα Πρώτα Προγράμματα.
Καταχωρητής Ι3 Α3 D Ι2 Α2 D Ι1 Α1 D Ι0 Α0 D CP.
Μεταγράφημα παρουσίασης:

Ψηφιακή Σχεδίαση Τ.Ε.Ι. Κρήτης Σχολή Τεχνολογικών Εφαρμογών Τμ. Μηχανικών Πληροφορικής

Decoders (συνέχεια) Όπως προειπώθηκε στο προηγούμενο μάθημα, ορισμένοι αποκωδικοποιητές κατασκευάζονται με πύλες NAND αντί για AND Επιπλέον, οι αποκωδικοποιητές περιλαμβάνουν μία ή περισσότερες εισόδους «επίτρεψης», το λεγόμενο Enable, έτσι ώστε να ελέγχεται η λειτουργία του κυκλώματος Στην εικόνα φαίνεται ένας τέτοιος αποκωδικοποιητής, με την είσοδο επίτρεψης Ε Αυτός ο αποκωδικοποιητής λειτουργεί όταν η είσοδος Ε είναι ίση με 0

Decoders (συνέχεια) Παρατηρούμε από τον πίνακα αληθείας ότι όταν το Ε=1 τότε ο αποκωδικοποιητής μας δεν λειτουργεί, συνεπώς οι καταστάσεις των Α, Β δεν μας ενδιαφέρουν, άρα καταγράφονται με Χ στον πίνακα αληθείας 0 Αυτό σημαίνει ότι όταν η λειτουργία του κυκλώματος αποτρέπεται, καμία από τις εξόδους δεν είναι ίση με 0, πράγμα που σημαίνει ότι καμία έξοδος δεν είναι επιλεγμένη

Είσοδος Επίτρεψης Γενικά, ένας αποκωδικοποιητής μπορεί να λειτουργήσει είτε με συμπληρωμένες, είτε με ασυμπλήρωτες εισόδους Η είσοδος Επίτρεψης, μπορεί να ενεργοποιηθεί με ένα σήμα 0 ή 1 Οι αποκωδικοποιητές με εισόδους επίτρεψης, μπορούν να συνδεθούν μεταξύ τους έτσι ώστε να δημιουργήσουν ένα μεγαλύτερο κύκλωμα αποκωδικοποιητή Στο σχήμα αυτό βλέπουμε δύο Decoders 3x8 με Enable, συνδεδεμένους με τέτοιο τρόπο ώστε να σχηματίζουν έναν Decoder 4x16

Είσοδος Επίτρεψης Όταν w = 0 η λειτουργία του πάνω αποκωδικοποιητή επιτρέπεται ενώ του κάτω αποτρέπεται. Οι έξοδοι του κάτω αποκωδικοποιητή είναι όλες 0 και οι πάνω 8 έξοδοι δίνουν τους ελαχιστόρους από 0000 ως 0111 Όταν w = 1 οι συνθήκες επίτρεψης αναστρέφονται: Οι έξοδοι του κάτω αποκωδικοποιητή δίνουν τους ελαχιστόρους από το 1000 ως το 1111, ενώ οι έξοδοι του πάνω αποκωδικοποιητή είναι όλες 0 Από αυτό το παράδειγμα συμπεραίνουμε ότι οι είσοδοι επίτρεψης είναι χαρακτηριστικό που επιτρέπει την εύκολη διασύνδεση δύο ή περισσότερων αποκωδικοποιητών με σκοπό την επέκταση της λειτουργίας τους, ώστε να έχουμε στη διάθεσή μας περισσότερες εισόδους και εξόδους

Κωδικοποιητές - Encoders Ο κωδικοποιητής είναι ένα ψηφιακό κύκλωμα το οποίο επιτελεί την αντίστροφη λειτουργία σε σχέση με έναν αποκωδικοποιητή Ένας κωδικοποιητής έχει 2 n ή λιγότερες γραμμές εισόδου και n γραμμές εξόδου Οι γραμμές εξόδου δημιουργούν το δυαδικό κωδικό που αντιστοιχεί στην τιμή της εισόδου

Κωδικοποιητές - Encoders 2 n x n Encoder Block διάγραμμα κωδικοποιητή

Κωδικοποιητής 4x2 4x2 Encoder Έστω ότι έχουμε έναν κωδικοποιητή 4 εισόδων. Αυτό σημαίνει ότι θα έχουμε 2 2 άρα m = 2 εξόδους οι οποίες εκφράζουν τον δυνατό συνδυασμό εισόδων Δίνουμε όνομα στις εισόδους και εξόδους του D0D0 D1D1 D2D2 D3D3 F0F0 F1F1 Και σχεδιάζουμε τον πίνακα αληθείας του κωδικοποιητή DοDοD1D1D2D3D3F0F0F1F

Κωδικοποιητής Προτεραιότητας (Priority Encoder) Ως τώρα είχαμε θεωρούσαμε ότι μία μόνο είσοδος κάθε φορά θα είναι high Τι γίνεται όμως αν δύο ή και περισσότερες από αυτές είναι high ταυτόχρονα; Αυτό σημαίνει ότι μπαίνουμε σε απροσδιοριστία η οποία πρέπει να αρθεί Ο τρόπος να αρθεί η απροσδιοριστία αυτή είναι να ορίσουμε προτεραιότητες στις εισόδους, έτσι ώστε να εξασφαλιστεί ότι μόνο μία είσοδος κωδικοποιείται κάθε φορά

Κωδικοποιητής Προτεραιότητας (Priority Encoder) Ο κωδικοποιητής προτεραιότητας είναι ένας κωδικοποιητής του οποίου οι είσοδοι έχουν διαφορετική προτεραιότητα Η λειτουργία ενός κωδικοποιητή προτεραιότητας είναι τέτοια ώστε, εάν δύο ή περισσότερες είσοδοι είναι ίσες με 1 ταυτόχρονα, η είσοδος που έχει τη μεγαλύτερη προτεραιότητα θα καθορίσει την έξοδο

Πίνακας Αληθείας Κωδικοποιητή Προτεραιότητας Έχουμε τον πίνακα αληθείας κωδικοποιητή προτεραιότητας 4 ων εισόδων. Εκτός των εξόδων x και y, υπάρχει και μία έξτρα έξοδος, η V (Validity). Παρέχει ένα μπιτ εγκυρότητας το οποίο γίνεται 1 όταν τουλάχιστον μία από τις άλλες εισόδους είναι ίση με 1. Αν όλες οι είσοδοι είναι ίσοι με 0, δεν υπάρχει έγκυρη είσοδος και το V = 0. Οι άλλες δύο έξοδοι δεν ελέγχονται όταν το V= 0 άρα ορίζονται ως αδιάφορες καταστάσεις (Χ)

Πίνακας Αληθείας Κωδικοποιητή Προτεραιότητας D0D1D2D3xyV 4x2 Encoder D0 D1 D2 D3 x y Πρώτο βήμα, ορίζουμε την προτεραιότητα Ας υποθέσουμε ότι σε αυτόν τον κωδικοποιητή η είσοδος με την χαμηλότερη προτεραιότητα είναι η D0 και με την υψηλότερη η D3 Lowest Priority Highest Priority Συμπληρώνουμε τον πίνακα αληθείας: Έστω ότι όλες μας οι είσοδοι είναι 0. Αυτό σημαίνει ότι οι έξοδοί μας είναι αδιάφορες Χ Χ Αν το D0 = 1 τότε ελέγχουμε όλες τις εισόδους μιας και το D0 είναι το χαμηλότερο σε προτεραιότητα Όταν το D1 = 1 δεν χρειάζεται να ελέγξουμε το D0 αφού το D1 έχει μεγαλύτερη προτεραιότητα και άρα στο D0 βάζουμε αδιαφορία Χ Χ Χ Χ Χ Χ Το αντίστοιχο συμβαίνει και για τα D2, D3

Λογικές Εκφράσεις για τις x, y D0D1D2D3xyV Χ Χ Χ Χ Χ Χ Χ Χ Αφού έχουμε δύο συναρτήσεις εξόδου, θα χρειαστούμε δύο k-maps: D3D2/D1D X D3D2/D1D X Προσοχή! Λόγω προτεραιότητας του D3 ο πίνακας συμπληρώνεται με άσους!!!

Κωδικοποιητής από 8δικό σε δυαδικό D0D1D2D3D4D5D6D7ABC Έχει 8 εισόδους και 3 εξόδους

Κωδικοποιητής από 10δικό σε δυαδικό InputDCBA