1-1 Πανεπιστήμιο Θεσσαλίας ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ ΗΛΕΚΤΡΟΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ, ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ ΚΑΙ ΔΙΚΤΥΩΝ ΗΥ 330 – Σχεδίαση Συστημάτων VLSI Εαρινό εξάμηνο Διδάσκων: Γιώργος Σταμούλης Εργαστήρια: Νέστορας Ευμορφόπουλος Βοηθός: Δημήτρης Καραμπατζάκης

1-2 Αναπαραστάσεις στρώσεων ΣτρώσηΧρώμα n+πράσινο p+καφέ polysiliconκόκκινο metal1γαλάζιο metal2μοβ contactμαύρο Η κατανομή των χρωμάτων στις στρώσεις διαφέρει ανάλογα με το σχεδιαστικό περιβάλλον.

1-3 Caltech Intermediate Format (CIF) Η μορφή CIF χρησιμοποιείται για να περιγράψει τοπολογίες μασκών με τη βοήθεια κάποιων βασικών μορφών όπως τα παραλληλόγραμμα. Κάθε επίπεδο μάσκας περιγράφεται αυτόνομα, έτσι ένα αρχείο CIF είναι μια σειρά από βασικά αντικείμενα που συνδέονται με μια συγκεκριμένη μάσκα. ΕΠΙΠΕΔΟΟΝΟΜΑ CIF n-wellCWN active areaCAA n+CSN p+CSP polysiliconCPG metal1CMF metal2CMS active contactCCA poly contactCCP

1-4 Παράδειγμα σχεδιασμού ΙΝOUT VDD GND

1-5 Κανόνες σχεδιασμού Οι κανόνες σχεδιασμού προσπαθούν να βελτιστοποιήσουν: το μέγεθος του ολοκληρωμένου την απόδοση της τεχνολογίας Είναι απαραίτητοι για τους παρακάτω λόγους: Μη σωστή ευθυγράμμιση των μασκών Ελάχιστο πλάτος στρώσεων και ελάχιστη απόσταση Κάθετη τοπολογία Άλλες κατασκευαστικές ανοχές

1-6 Κανόνες σχεδιασμού (συνέχεια) Κανόνες σε μονάδες λ Κανόνες σε μm Οι κανόνες σχεδιασμού αναφέρονται σε: ελάχιστο πλάτος ελάχιστη απόσταση ελάχιστη επικάλυψη

1-7 Ελεγκτές κανόνων σχεδιασμού Δισδιάστατος πίνακας Raster scan –Μέθοδος Baker-Terman –Μέθοδος πολυγώνων Μέθοδος των γωνιών (corner based) –incremental DRC Ιεραρχικός έλεγχος Η βασική ιδέα είναι να χρησιμοποιήσουμε τελεστές Boole πάνω στα επίπεδα μασκών

1-8 Εξαγωγή κυκλώματος (Circuit Extraction) Ηλεκτρικές συνδέσεις Δομικά στοιχεία του κυκλώματος Χαρακτηριστικά των κυκλωματικών στοιχείων –χωρητικότητες κόμβων –αντιστάσεις αγωγών –κέρδος των τρανζίστορ –αναγνώριση παρασιτικών Fτρανζίστορ Fαντιστάσεων Fχωρητικοτήτων Fεπαγωγικών στοιχείων

1-9 Υπολογισμός αντιστάσεως l w t

1-10 Αντίσταση φύλλου Οποιοδήποτε σχήμα που υλοποιεί αντίσταση μπορεί να διαιρεθεί σε τετράγωνα που έχουν πλευρά w. Ο αριθμός των τετραγώνων είναι ίσος με τον λόγο l/w. Συνεπώς η τιμή της αντιστάσεως είναι ίση με: w w l R = R sh x (αριθμός τετραγώνων)

1-11 Ο λόγος w/l Αυτός ο λόγος χρησιμοποιείται για τον υπολογισμό της αντίστασης των αγωγών ενός ολοκληρωμένου όπως και της αντίστασης ενός τρανζίστορ στη γραμμική περιοχή. A. Αν w/l < 1, τα τετράγωνα είναι συνδεδεμένα σε σειρά. Για παράδειγμα αν w/l = 1/3, τότε: B. Αν w/l > 1, τα τετράγωνα είναι συνδεδεμένα παράλληλα. Για παράδειγμα αν w/l = 3, τότε:

1-12 Τυπικές τιμές (σε Ω/square) ΥλικόΕλάχιστοΤυπικόΜέγιστο Metal Metal Polysilicon Silicide Diffusion n-well n-type transistor p-type transistor diffusion contact30.0 poly contact20.0 metal1 to metal20.2

1-13 Αντίσταση μη παραλληλογράμμων Η γενική μέθοδος για να βρίσκουμε την αντίσταση ανάμεσα σε δύο ακροδέκτες είναι η λύση της εξισώσεως Laplace σε δύο διαστάσεις με boundary conditions που ορίζονται από το σχήμα του αγωγού. Οι μέθοδοι που χρησιμοποιούνται είναι: a) Conformal mapping b) Eigenfunction decomposition c) Relaxation Μειονέκτημα: πολύ χρονοβόρα για πραγματικά κυκλώματα

1-14 Αντίσταση μη παραλληλογράμμων (συνέχεια) Ένας αγωγός μη κανονικού σχήματος χωρίζεται σε κομμάτια των οποίων η αντίσταση είναι ήδη γνωστή. Αυτά τα κομμάτια ενώνονται είτε σε σειρά είτε παράλληλα ανάλογα με την τοπολογία και ο συνδυασμός τους δίνει την συνολική αντίσταση του αρχικού αγωγού. Οι παρακάτω μέθοδοι χρησιμοποιούνται για να υπολογιστούν οι αντιστάσεις των κομματιών που αποτελούν τη βάση για την ανάλυση ενός αγωγού τυχαίου σχήματος: a) Table lookup. b) Μέθοδοι πεπερασμένων στοιχείων. c) Εκτίμηση βασισμένη σε κανόνες. d) Υβριδικές μέθοδοι (συνδυασμοί των παραπάνω).

1-15 Πυκνωτής παραλλήλων πλακών Χωρητικότητα t

1-16 Πυκνωτής MOS S G D υπόβαθρο p-type n+n+ n+n+ οξείδιο Ανάλογα με την τάση της πύλης, ο πυκνωτής MOS δουλεύει στην περιοχή πύκνωσης, αραίωσης και αναστροφής. Στην περιοχή πύκνωσης είναι ισοδύναμος με τον πυκνωτή παραλλήλων πλακών

1-17 Πυκνωτής ΜΟS στην περιοχή αραίωσης S G D υπόβαθρο p-type n+n+ n+n+ G channel GND CoCo C dep

1-18 Πυκνωτής MOS στην αναστροφή Για χαμηλές συχνότητες η συμπεριφορά είναι αυτή της περιοχής πύκνωσης Για υψηλές συχνότητες είναι ίση με όπου C dep είναι ισοδύναμο με το μέγιστο βάθος της περιοχής αραίωσης.

1-19 Υπολογισμός χωρητικότητας του τρανζίστορ MOS S G D υπόβαθρο p-type n+n+ n+n+ οξείδιο κανάλι περιοχή αραίωσης C sb C db C gs C gb C gd

1-20 Χωρητικότητα αποκοπήγραμμικήκόρος C gb 0 0 C gs 0 C gd 0 0 C g Υπολογισμός χωρητικότητας του τρανζίστορ MOS

1-21 Υπολογισμός χωρητικότητας φορτίου Η συνολική χωρητικότητα φορτίου μιας λογικής πύλης αποτελείται από: –Χωρητικότητα πύλης (που οφείλεται στις πύλες τρανζίστορ που συνδέονται στην έξοδο της λογικής πύλης που αναλύουμε). –Στη χωρητικότητα διαχύσεως (diffusion) των υποδοχών που συνδέονται στην έξοδο της λογικής πύλης. –Χωρητικότητα διασύνδεσης (των αγωγών που συνδέουν την έξοδο της λογικής πύλης με τις εισόδους άλλων λογικών πυλών). Ο σωστός υπολογισμός όλων των παρασιτικών χωρητικοτήτων είναι βασικό στοιχείο της σχεδιαστικής ροής.

1-22 Χωρητικότητα διαχύσεως Η χωρητικότητα αυτή χαρακτηρίζει την πηγή και την υποδοχή των τρανζίστορ και αποτελείται από δύο συνιστώσες: –την περιφερειακή (sidewall capacitance C jp ) και –την επιφανείας (junction capacitance C ja )

1-23 Χωρητικότητα διαχύσεως πύλη nn Υπόβαθρο τύπου p υποδοχήπηγή μονωτής

1-24 Χωρητικότητα διαχύσεως nn Sidewall = 2 x πλάτος τρανζίστορ + 2 x μήκος διάχυσης

1-25 Χωρητικότητα διαχύσεως nn Sidewall = 2 x πλάτος τρανζίστορ + 2 x μήκος διάχυσης Επιφανειακή = πλάτος τρανζίστορ x μήκος διάχυσης

1-26 Χωρητικότητα διασύνδεσης Η χωρητικότητα διασύνδεσης υπολογίζεται χρησιμοποιώντας την προσέγγιση των παράλληλων πλακών. Τρεις παράγοντες επηρεάζουν την ακρίβεια της προσέγγισης αυτής: –Fringing fields –Χωρητικότητες μεταξύ αγωγών –Distributed polysilicon resistance Λόγω των fringing fields, οι χωρητικότητες θα είναι μεγαλύτερες των υπολογιζόμενων. Οι χωρητικότητες μεταξύ των αγωγών είναι πιο δύσκολο να υπολογιστούν καθώς εξαρτώνται από τη σχεδίαση. Στις τεχνολογίες πολύ κάτω του μικρού (deep submicron) αποτελούν την κύρια συνιστώσα της χωρητικότητας των αγωγών.

1-27 Χωρητικότητα διασύνδεσης

1-28 Χωρητικότητα διασύνδεσης Προσέγγιση Παραλλήλων Πλακών

1-29 Χωρητικότητα διασύνδεσης Fringing Field Effect

1-30 Χωρητικότητα διασύνδεσης

1-31 Χωρητικότητα διασύνδεσης

1-32 Σχεδιασμός Standard Cell (Βασικές αποφάσεις) Ύψος των πυλών Επιλογή πυλών –λειτουργία –αριθμός μεγεθών Λόγος βαθμίδας σε συνεχόμενα μεγέθη της ίδιας πύλης Ποσοστό κενού χώρου (porosity) Στρατηγική τοποθέτησης ακροδεκτών –ευκολία διασύνδεσης –χωρητική φόρτιση σημάτων Χρήση μετάλλων

1-33 Επιλογή ύψους Χαμένος χώρος

1-34 Επιλογή ύψους

1-35 Επιλογή ύψους Vdd Gnd Vdd Gnd Η σύνδεση της τροφοδοσίας γίνεται αυτόματα

1-36 Σχεδιασμός CMOS Standard Cell Με τη χρήση δομικών στοιχείων ίδιου ύψους πετυχαίνουμε κανονικότητα στο σχεδιασμό. Με τους παρακάτω κανόνες πετυχαίνουμε καλή απόδοση: –Υπολογίζουμε την μέση καθυστέρηση μιας ομάδας πυλών. –Βρίσκουμε τη συνάρτηση που συνδέει την καθυστέρηση με το λόγο W p /W n. –Βρίσκουμε τη συνάρτηση που συνδέει τα περιθώρια θορύβου με το λόγο W p /W n. –Λαμβάνουμε την επιφάνεια του cell υπόψη. –Επιλέγουμε τον βέλτιστο λόγο W p /W n.

1-37 Φυσική σχεδίαση πυλών σύνθετης λογικής Τα τρανζίστορ πρέπει να ομαδοποιούνται σε γραμμές που επιτρέπουν τη συνένωση των περιοχών πηγής και υποδοχής (line of diffusion layout). Οι γραμμές πολυπυριτίου τοποθετούνται κάθετα στις γραμμές διάχυσης. Με τη χρήση γεφυρών μετάλλου αυξάνουμε την πυκνότητα της σχεδίασης. Τα τρανζίστορ τύπου-p τοποθετούνται κοντά σε γραμμές τροφοδοσίας και τα τρανζίστορ τύπου-n κοντά σε γραμμές γείωσης. Οι διασυνδέσεις γίνονται σε μέταλλο.

1-38 Μεθοδολογία line of diffusion Υλοποιούμε την πύλη σε επίπεδο τρανζίστορ Βρίσκουμε τις διαδρομές Euler τόσο στο p όσο και στο n κομμάτι Βρίσκουμε τις διαδρομές που έχουν την ίδια ακολουθία κόμβων Αν δεν υπάρχει διαδρομή Euler τότε σπάμε την πύλη σε όσα κομμάτια είναι απαραίτητο Αν υπάρχουν περισσότερες διαδρομές διαλέγουμε εκείνη που διπλασιάζει τις επαφές τροφοδοσίας και όχι τις επαφές εξόδου Μπορούμε να υλοποιήσουμε πάνω από μια πύλη σε μια γραμμή

1-39 CLCL CxCx CpCp

1-40 Α OUT VDD GND Β

1-41 Α OUT VDD GND Β Diffusion contacts

1-42 Α OUT VDD GND Β

1-43 Α OUT VDD GND Β

1-44 Α OUT VDD GND Β Μείωση C x

1-45 Α OUT VDD GND Β Μείωση C p

1-46 Α OUT VDD GND Β Μικρή αύξηση του C in,B

1-47 F=AB+C

F=AB+C 2 1 A B C A B C OUT

F=AB+C 2 1 A B C A B C OUT Διαδρομές Euler

1-50 BAC OUT

1-51 Μείωση Χωρητικότητας Εσωτερικών Κόμβων BAC OUT

1-52 Εξοικονόμηση Χώρου BAC OUT

1-53 Α OUT VDD GND Inverter Διπλάσιας Ικανότητας Οδήγησης

1-54 Α OUT VDD GND Β C = 24*Csw + 32*Cja

1-55 Α OUT VDD GND Β Η διαφορά του μεγέθους μας αναγκάζει να απομακρύνουμε τα τρανζίστορ C = 38*Csw + 76*Cja

1-56 Α OUT VDD GND Β Cja  130% Csw  60% C = 38*Csw + 76*Cja

1-57 F=AB+CD

A B C A B C OUT F=AB+CD D 2 D 1

1-59 Διαδρομές Euler F=AB+CD A B C A B C OUT D 2 D 1

1-60 BACD OUT