Η παρουσίαση φορτώνεται. Παρακαλείστε να περιμένετε

Η παρουσίαση φορτώνεται. Παρακαλείστε να περιμένετε

1 Α. Νασιοπούλου Διευθύντρια Ινστιτούτου Μικρ/κής ΕΚΕΦΕ Δημόκριτος Δρ Α. Νασιοπούλου ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗ - ΝΑΝΟΗΛΕΚΤΡΟΝΙΚΗ Παρούσα κατάσταση και προοπτικές.

Παρόμοιες παρουσιάσεις


Παρουσίαση με θέμα: "1 Α. Νασιοπούλου Διευθύντρια Ινστιτούτου Μικρ/κής ΕΚΕΦΕ Δημόκριτος Δρ Α. Νασιοπούλου ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗ - ΝΑΝΟΗΛΕΚΤΡΟΝΙΚΗ Παρούσα κατάσταση και προοπτικές."— Μεταγράφημα παρουσίασης:

1 1 Α. Νασιοπούλου Διευθύντρια Ινστιτούτου Μικρ/κής ΕΚΕΦΕ Δημόκριτος Δρ Α. Νασιοπούλου ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗ - ΝΑΝΟΗΛΕΚΤΡΟΝΙΚΗ Παρούσα κατάσταση και προοπτικές

2 2 «Το απείρως μικρό αποτελείται από μια απειρία από κόσμους, ο καθένας από τους οποίους έχει το δικό του στερέωμα, τους δικούς του πλανήτες και τη δικιά του γη…» Blaise Pascal 17ος αιώνας μ.Χ. 20 ος αιώνας Με τον χειρισμό μερικών από αυτούς τους απείρως μικρούς κόσμους του Blaise Pascal αναπτύχθηκε ένας ολόκληρος βιομηχανικός κλάδος, στην καρδιά της κοινωνίας της πληροφορίας: Η Μικροηλεκτρονική και οι σχετικές τεχνολογίες Μικροηλεκτρονική -> Κινητήρια δύναμη για οικονομική και κοινωνική ανάπτυξη τις τελευταίες δεκαετίες Νανοηλεκτρονική -> - Νέες δυνατότητες - Νέες προοπτικές Παγκόσμια ετήσια αγορά Μικρ/κής ~ 900δισ. € Έκρηξη της νανοτεχνολογίας Η μεγάλη έκρηξη της Νανοτεχνολογίας Ηλεκτροχημικές διεργασίες Νανοβιοτεχνο-λογία Νέες αναδυόμενες εφαρμογές Επεξεργασία της πληροφορίας αποθήκευση & διάδοση δεδομένων Υγεία Περιβάλλον Δομικές εφαρμογές- Κατασκευές

3 3 Ημερομηνίες σταθμοί 1947: Πρώτο transistor 1965: Νόμος του Moore (πρόβλεψη) 1977: Η βιομηχανία αποφασίζει CMOS Μείωση διαστάσεων:  70% κάθε 2-3 χρόνια Mικροηλεκτρονική - Nανοηλεκτρονική Α. Νασιοπούλου

4 4  Αύξηση της ταχύτητας  Ελάττωση του όγκου  Ελάττωση της κατανάλωσης ισχύος  Ελάττωση του κόστους  Αύξηση της αξιοπιστίας Εξέλιξη ολοκληρωμένων κυκλωμάτων Με σμίκρυνση των διαστάσεων Αποτέλεσμα της σμίκρυνσης: Α. Νασιοπούλου

5 5 MOORE’S LAW Α. Νασιοπούλου

6 6 130 nm 90 nm 60 nm 45 nm ? Από την Μικρο στην Νανοηλεκτρονική 1970  10μm 1985  1μm 2000  < 0.1μm (100nm) 2008  45 nm (45nm, δισκίδια 300mm) 1 nm ακτίνα της αλυσίδας του DNA Α. Νασιοπούλου

7 7 CMOS Basic unit: MOSFET Πηγή n ++ 25nm Απαγωγός n ++ 25nm p+p+ p+p+ p Si Πύλη 25nm Tox = 1.5 nm N-MOSFET, channel length 25nm Why we follow scaling down Wafer size: Scaling up Recent evolution: Transistor features: Scaling down 130 nm 90 nm 60 nm 45 nm ? Α. Νασιοπούλου

8 8 CMOS switch CMOS 2020 Size: L g ≈ 5nm Density: /cm 2 Speed: ≈ 0.1ps/op (10THz F T, 100GHz circuit) Power: 10 6 W/cm 2 Α. Νασιοπούλου

9 9 Σχηματική εικόνα τομής κυκλώματος CMOS Α. Νασιοπούλου

10 10 ΔΙΣΚΙΔΙΑ ΠΥΡΙΤΙΟΥ ΔΙΣΚΙΔΙΑ ΠΥΡΙΤΙΟΥ Δισκίδια πυριτίου που χρησιμοποιούνται στα ολοκληρωμένα κυκλώματα από μονοκρυσταλλικό πυρίτιο: Διάμετρος: 4,5,6,8 ή 12 ίντζες EΠΕΞΕΡΓΑΣΜΕΝΟ ΔΙΣΚΙΔΙΟ Α. Νασιοπούλου

11 11  Λιθογραφία και εγχάραξη  Θερμικές διεργασίες (οξείδωση, διάχυση προσμείξεων, ανόπτηση)  Ιοντική εμφύτευση  Εναπόθεση λεπτών υμενίων (πολυκρυσταλλικό πυρίτιο, μέταλλα, διηλεκτρικά) ΔΙΕΡΓΑΣΙΕΣ ΚΑΤΑΣΚΕΥΗΣ Ο.Κ Α. Νασιοπούλου

12 12 Δισκίδιο πυριτίου Τελειωμένο Ο.Κ. ΧαρακτηρισμόςΟπτική παρατήρηση ΦΩΤΟΛΙΘΟΓΡΑΦΙΑ Εναπόθεση Εκθεση Εμφάνιση Οξείδωση Διάχυση Εμφύτευση Εναπόθεση Eγχάραξη ΔΙΑΔΙΚΑΣΙΕΣ ΕΠΕΞΕΡΓΑΣΙΕΣ Α. Νασιοπούλου

13 13 2. έκθεση σε ακτινοβολία μέσω μάσκας 1. επίστρωση πολυμερούς σε φιλμSiO 2 που πρόκειται να σχηματοποιηθεί 4. εγχάραξη με πλάσμα τουSiO 2 3. εμφάνιση 5. αφαίρεση του πολυμερούς θετικού τόνου αρνητικού τόνου πολυμερέςδισκίοSi δισκίοSiφιλμ SiO 2 ΛΙΘΟΓΡΑΦΙΑ ΚΑΙ ΕΓΧΑΡΑΞΗ ΛΕΠΤΩΝ ΥΜΕΝΙΩΝ Α. Νασιοπούλου

14 14  Αέρια πηγή  Ιονισμός του αερίου (πλάσμα σε κενό περίπου Torr)  Διαχωρισμός ιόντων ανάλογα με την ενέργεια τους και την μάζα τους (q /m).  Επιτάχυνση ιόντων  Εστίαση δέσμης ( collimation).  Σάρωση της δέσμης στο δισκίδιο. ΕΞΟΠΛΙΣΜΟΣ ΙΟΝΤΙΚΗΣ ΕΜΦΥΤΕΥΣΗΣ Α. Νασιοπούλου

15 15 Εναπόθεση λεπτών υμενίων σε αντιδραστήρα CVD: Χημική εναπόθεση από ατμό Α. Νασιοπούλου

16 16 Οδικός τεχνολογικός χάρτης ολοκληρωμένων κυκλωμάτων  Σημερινή τεχνολογία (CMOS): σε χρήση μέχρι τουλάχιστον το έτος 2020  Μετά – CMOS τεχνολογία: Μη ορατή ακόμα στον ορίζοντα Α. Νασιοπούλου

17 17 ΕΡΕΥΝΑ  Νέες διατάξεις  Νέα υλικά  Συστήματα  Υποστρώματα  Διηλεκτρικά πύλης  Μέταλλα πύλης και επαφών  Μέταλλα διασυνδέσεων  Νανοδομές ημιαγωγών  Μοριακά υλικά  Με χρήση νέων υλικών  Νέες αρχιτεκτονικές  Νέοι φυσικοί μηχανισμοί  Συστήματα σε μία ψηφίδα  Συστήματα πολλαπλών ψηφίδων Α. Νασιοπούλου

18 18 Έρευνα σε υποστρώματα Α. Νασιοπούλου Short Channel Effects

19 19 ΟΡΙΑ ΣΤΗΝ ΤΕΧΝΟΛΟΓΙΑ ΑΝΑΛΟΓΑ ΜΕ ΤΟ ΥΠΟΣΤΡΩΜΑ Α. Νασιοπούλου

20 20 ΗΛΕΚΤΡΟΣΤΑΤΙΚΟΣ ΕΛΕΓΧΟΣ ΤΟΥ ΚΑΝΑΛΙΟΥ Α. Νασιοπούλου

21 21 ΕΞΕΛΙΞΗ ΤΗΣ ΑΡΧΙΤΕΚΤΟΝΙΚΗΣ ΤΩΝ TRANSISTORS Α. Νασιοπούλου

22 22  Υπόστρωμα  SOI  Τεταμένο Si  Διηλεκτρικά  Υλικά υψηλής διηλεκτρικής σταθεράς  Υλικά πύλης  Ni-FUSI (fully silicide) or Ni-FUSI with Y-, Tb- or Yb interlayer  Μέταλλα επαφών πηγής και απαγωγού  TiSi 2  CoSi 2  NiSi (SiGe source/drain) Used for 20 years 0.18μm – 0.09μm node ΕΡΕΥΝΑ ΣΤΙΣ ΔΙΑΤΑΞΕΙΣ CMOS Πηγή n ++ 25nm Απαγωγός n ++ 25nm p+p+ p+p+ p Si Πύλη 25nm Tox = 1.5 nm Α. Νασιοπούλου

23 23  FOR DRAM, MPU and ASICS  Minimum feature size ≈ 5nm  More than transistors/cm 2 for logic (10 12 transistors/chip)  More than bits/cm 2 for memories  Operation at 100GHz  Power consumption: Less that 170W per MPU CMOS: ΤΕΛΟΣ ΟΔΙΚΟΥ ΤΕΧΝΟΛΟΓΙΚΟΥ ΧΑΡΤΗ DRAM = Dynamic Random Access Memory MPU = Microprocessor Unit ASIC = Application Specific Integrated Circuit Α. Νασιοπούλου

24 24 Logic devices Memory devices ΕΝΑΛΛΑΚΤΙΚΕΣ ΔΙΑΤΑΞΕΙΣ: ΜΕΤΑ-CMOS ΕΠΟΧΗ? Α. Νασιοπούλου

25 25  Δίοδοι σήραγγος υπό συντονισμό (RTDs: Resonsnt Tunneling Devices) Ενδομοριακές νανοηλεκτρονικές διατάξεις  Ενδομοριακές νανοηλεκτρονικές διατάξεις (Intramolecular nanoelectronics) Μετάβαση από την μία λογική κατάσταση στην άλλη γίνεται στο επίπεδο ενός απλού μορίου. Μαγνητικές διατάξεις μνήμης  Μαγνητικές διατάξεις μνήμης  Διατάξεις ενός ηλεκτρονίου (SETs: Single Electron Tunneling devices) Βασίζονται σε: Μεταλλικές νησίδες/ νανοκρυσταλλίτες σε μονωτικό Κβαντικές τελείες ημιαγωγών σε μονωτικό ΝΕΕΣ ΑΝΑΔΥΟΜΕΝΕΣ ΔΙΑΤΑΞΕΙΣ Α. Νασιοπούλου

26 26 Διηλεκτρικό Κβαντικό στρώμα ημιαγωγού Βασική δομή Ε ο = Ενέργεια υποζώνης στο κβαντικό πηγάδι Switching time: depends on peak-to- valley ratio (PVR) PVR:  αρκετά μεγάλο για να είναι η διάταξη εντός των ορίων του θορύβου  αρκετά μικρό για γρήγορη απόκριση Σχήμα 1 ΔΙΟΔΟΙ ΣΗΡΑΓΓΟΣ ΥΠΟ ΣΥΝΤΟΝΙΣΜΟ Ι Α. Νασιοπούλου

27 27  Η μετάβαση από την μία ηλεκτρονική κατάσταση στην άλλη γίνεται εντός ενός μορίου (switching), σε αντίθεση με τα μοριακά ηλεκτρονικά, όπου συμμετέχει μεγάλος αριθμός μορίων (οθόνες)  Μπορούν να χρησιμοποιηθούν σαν ενεργά στοιχεία του κυκλώματος, κυρίως για ανόρθωση Πλεονέκτημα: Πλεονέκτημα: μαζική παραγωγή με αυτοοργάνωση των μορίων στην επιφάνεια του κυκλώματος. Αναμένεται η επίτευξη υψηλής πυκνότητας ολοκλήρωσης ΕΝΔΟΜΟΡΙΑΚΕΣ ΝΑΝΟΗΛΕΚΤΡΟΝΙΚΕΣ ΔΙΑΤΑΞΕΙΣ Ι Α. Νασιοπούλου

28 28  Τοποθέτηση ηλεκτρόφιλων ή ηλεκτρόφοβων ομάδων στις άκρες του μορίου  δίνει ανορθωτική συμπεριφορά  Οξείδωση/αναγωγή για την μετάβαση από την αγώγιμη στην μη αγώγιμη κατάσταση). Οι ιδιότητες μεταφοράς είναι ίδιες όπως το φαινόμενο “Coulomb blockade” ΕΝΔΟΜΟΡΙΑΚΕΣ ΝΑΝΟΗΛΕΚΤΡΟΝΙΚΕΣ ΔΙΑΤΑΞΕΙΣ ΙΙ Α. Νασιοπούλου

29 29 a)Διατάξεις που στηρίζονται στο φαινόμενο γιγαντιαίας μαγνητοαντίστασης (Μέτρηση διαφοράς στα φαινόμενα μεταφοράς με ηλεκτρόνια με αντίθετο spin σε ένα μαγνητικό μέταλλο) Οι διατάξεις αποτελούνται από πολύ μικρούς μαγνητικούς αισθητήρες με GMR, των οποίων η υστέρηση αποτελεί τα bits. b)Διατάξεις που στηρίζονται στην μαγνητική συμπεριφορά των ηλεκτρονίων Εφόσον το spin ορίζεται τώρα πια για ένα μόνο ηλεκτρόνιο μπορεί να γίνει σημαντική σμίκρυνση των αντίστοιχων διατάξεων. Αρχή λειτουργίας των διατάξεων: Η μνήμη διατηρείται με προσανατολισμό των μαγνητικών ροπών ΜΑΓΝΗΤΙΚΕΣ ΔΙΑΤΑΞΕΙΣ ΜΝΗΜΗΣ Ι Α. Νασιοπούλου

30 30 Για επαναληψιμότητα στην λειτουργία ο μαγνητικός δακτύλιος πρέπει να είναι όσο πιο τέλειος γίνεται Fig.1: Pre-patterned Si ring array Fig.2: Magnetic ring element made on pre- patterned Si ring structure. Magnetic material: copper-cobalt-copper sandwich on top of Si rings Πλεονεκτήματα: 400Gb/in 2 Μεγάλη πυκνότητα αποθήκευσης (400Gb/in 2 ). ΜΑΓΝΗΤΙΚΕΣ ΔΙΑΤΑΞΕΙΣ ΜΝΗΜΗΣ ΙΙ Α. Νασιοπούλου

31 31 ΒΑΣΙΚΕΣ ΙΔΙΟΤΗΤΕΣ Source Control gate Drain  Φαινόμενο φόρτισης/ Φραγή Coulomb No bias Bias Blockade of next electron Charging energy Confinement energy  Κβαντικός περιορισμός Eg=1.1eV Nanocrystalline silicon Bulk silicon d Effective band gap 1.1eV ΝΑΝΟΗΛΕΚΤΡΟΝΙΚΕΣ ΔΙΑΤΑΞΕΙΣ ΜΕ ΒΑΣΗ ΚΒΑΝΤΙΚΕΣ ΤΕΛΕΙΕΣ ΗΜΙΑΓΩΓΩΝ - ΔΙΑΤΑΞΕΙΣ ΕΝΟΣ ΗΛΕΚΤΡΟΝΙΟΥ Α. Νασιοπούλου

32 32 VgVg C dot R ΔQ = (2KTC) 0.5 = q. Δn C = 1fF (for sub-micron electrodes) Δn = 18 Όταν C  Δn  1 gate VgVg Reservoir dot Tunneling dielectric Room Temperature Single Electron Memory Α. Νασιοπούλου

33 33 Χρησιμοποιούν τη «φραγή Coulomb» για την μεταφορά και έλεγχο διακριτών φορτίων χωρίς στατιστικές διακυμάνσεις Μνήμες «Λογικές λειτουργίες» (ταλαντώσεις Coulomb λόγω φόρτισης/εκφόρτισης των νανοκρυσταλλιτών) Ο μικρός αριθμός ηλεκτρονίων δίνει λύση στο πρόβλημα της κατανάλωσης ισχύος για ολοκληρωμένα κυκλώματα στην κλίμακα των Gbits Προϋπόθεση: Ανάπτυξη νέων κανόνων σχεδιασμού λογικών κυκλωμάτων, χρησιμοποιώντας SETs ΠΛΕΟΝΕΚΤΗΜΑΤΑ ΤΩΝ ΔΙΑΤΑΞΕΩΝ ΕΝΟΣ ΗΛΕΚΤΡΟΝΙΟΥ Α. Νασιοπούλου

34 34 α) Κβαντικά νήματα με ηλεκτροχημεία β) Κβαντικοί πυλώνες δ) Κβαντικά νήματα σε μονωτικό γ) Σύνθεση νανονημάτων ε) Κβαντικές τελείες σε διηλεκτρικό c-Si στ) Αυτοοργάνωση νανοσωματιδίων Παρασκευή κβαντικών νημάτων & κβαντικών τελειών Α. Νασιοπούλου

35 35 Principle of nanodot memory SourceDrain Channel Tunnel Oxide Control Oxide Si Quantum Dot Floating Gate Στοχευμένη τοποθέτηση και αυτο-οργάνωση BOX Si SiO 2 QD ΜΝΗΜΗ ΕΝΟΣ ΝΑΝΟΚΡΥΣΤΑΛΛΙΤΗ Α. Νασιοπούλου

36 36 INTEGRATION OF TECHNOLOGIES  Systems-on-a-chip (SoC)  Systems-in-a-package (SiP) Α. Νασιοπούλου

37 37 Πώς οι βασικές αρχές της Φυσικής προβλέπουν τα όρια σμίκρυνσης των σημερινών διατάξεων; Α. Νασιοπούλου “ΤΕΙΧΟΣ” ΣΤΗΝ CMOS ΤΕΧΝΟΛΟΓΙΑ:  ΦΥΣΙΚΑ ΟΡΙΑ ΣΤΗΝ ΠΕΡΑΙΤΕΡΩ ΣΜΙΚΡΥΝΣΗ

38 38 Φορείς της πληροφορίας  Ηλεκτρόνια Κύρια παράμετρος στον σχεδιασμό ενός συστήματος για επεξεργασία της πληροφορίας:  Δημιουργία στο υλικό ενεργειακών φραγμών για τα ηλεκτρόνια Κάθε ηλεκτρονική διάταξη περιέχει τουλάχιστον έναν ενεργειακό φραγμό, που ελέγχει την θέση και ροή των ηλεκτρονίων. Μεταφορά φορτίου σε μια τυπική διάταξη CMOS ΤΡΑΝΖΙΣΤΟΡ: ΔΙΑΤΑΞΗ ΜΕΤΑΦΟΡΑΣ ΦΟΡΤΙΟΥ Α. Νασιοπούλου

39 39 Συνθήκη για να είναι διακριτές δύο διαφορετικές καταστάσεις: Πιθανότητα μεταφοράς από την μία στην άλλη Π σφάλμα <0.5 Σε ένα σύστημα δυαδικού διακόπτη:  Μέγιστη ταχύτητα?  Μέγιστη πυκνότητα?  Ελάχιστη ενέργεια? ή διαφορετικά  Ελάχιστο πλάτος φραγμού α?  Μέγιστο ύψος φραγμού Ε b ? Ερώτημα: ΔΙΑΤΑΞΕΙΣ ΜΕΤΑΦΟΡΑΣ ΦΟΡΤΙΟΥ Α. Νασιοπούλου

40 40 Ελάχιστη διάσταση μιας δυαδικής κυψελίδας: Χ min > α Ελάχιστο α: Υπολογίζεται από την διακριτότητα των δυαδικών καταστάσεων Συνθήκη σημαντικού ρεύματος με φαινόμενο σήραγγος μέσω του φραγμού  Από την αρχή της αβεβαιότητας του Heisenberg: Δx · Δp ≥ ħ min α Δp 2m e E b  ħ ~ ħ ΔΙΑΤΑΞΕΙΣ ΜΕΤΑΦΟΡΑΣ ΦΟΡΤΙΟΥ Α. Νασιοπούλου

41 41 Ελάχιστο ύψος φραγμού E b : Από πιθανότητα μετάβασης πάνω από τον φραγμό (κλασσική προσέγγιση): (θερμικός θόρυβος) Θέτοντας b min e b Π= 0.5 Ε = KTln2 = 3x10 J = 0.017eV α = =1.45nm 2m Ε   ħ Α. Νασιοπούλου

42 42  Από σχέση αβεβαιότητας του Heisenberg για χρόνο και ενέργεια: π τ 0.11ps ΔΕ KT ln2   ħ  ħ Ελάχιστος χρόνος μετάβασης του e- μέσω του φραγμού Α. Νασιοπούλου

43 43 Τεχνολογία CMOS 18nm  2018 Φυσικό μήκος καναλιού του MOSFET: 7nm Μόνο 5 φορές μεγαλύτερο από το α min Οδικός χάρτης τεχνολογίας ημιαγωγών (ITRS) Α. Νασιοπούλου

44 44 Η ελάχιστη ενέργεια για να εκμηδενιστεί το δυναμικό ελέγχου είναι: Ε b Εξίσωση Poisson: Αλλαγές στο ύψος του φραγμού απαιτούν αλλαγές στην πυκνότητα του φορτίου ΔΦ = V και η χωρητικότητα ελέγχου είναι: Η ενέργεια για να κατέβει ο φραγμός δυναμικού είναι ισοδύναμη με την ενέργεια φόρτισης / εκφόρτισης του πυκνωτή ελέγχου. Η ενέργεια που εκλύεται: Ελάχιστη καταναλισκόμενη ενέργεια 2 o ρ Φ = -Φ = - ε  ΚΑΤΑΝΑΛΩΣΗ ΕΝΕΡΓΕΙΑΣ ΣΕ ΜΙΑ ΔΙΑΤΑΞΗ ΜΕΤΑΦΟΡΑΣ ΦΟΡΤΙΟΥ Α. Νασιοπούλου

45 45 Για τον μικρότερο δυνατό δυαδικό διακόπτη, στην μέγιστη πυκνότητα, και με λειτουργία στην χαμηλότερη δυνατή ενέργεια ανά bit Κατανάλωση ισχύος: Ενέργεια ανά cm 2 : Αστρονομικό νούμερο!!! ΜW/cm 2 Σοβαρότερο πρόβλημα στην σμίκρυνση: ΑΠΑΓΩΓΗ ΘΕΡΜΟΤΗΤΑΣ ΔΙΑΤΑΞΕΙΣ ΜΕΤΑΦΟΡΑΣ ΦΟΡΤΙΟΥ Α. Νασιοπούλου

46 46 Απαγωγή θερμότητας Με τις γνωστές μεθόδους ψύξης Ο.Κ.: Ρυθμός απαγωγής θερμότητας:  μερικές δεκάδες W/cm 2 Συμπέρασμα: Θεωρώντας ως απόλυτο όριο ελάχιστης ενέργειας/bit E b min = KTln2  Για να υπάρξουν διατάξεις μεταφοράς φορτίου εναλλακτικές των MOSFETs πρέπει να λύσουν το πρόβλημα απαγωγής θερμότητας ΔΙΑΤΑΞΕΙΣ ΜΕΤΑΦΟΡΑΣ ΦΟΡΤΙΟΥ Α. Νασιοπούλου

47 47  Τα όρια της τεχνολογίας διακόπτη με μεταφορά φορτίου δεν είναι το μέγεθος της μοναδιαίας κυψελίδας, αλλά η επιτρεπόμενη εκλυόμενη ενέργεια  Η ελάχιστη διάσταση ενός διακόπτη μεταφοράς φορτίου (1.45nm) είναι μόνο 5x μικρότερη από το ελάχιστο μήκος καναλιού στο τέλος του ITRS  Το τελικό στάδιο της εξέλιξης της CMOS MOSFET θα είναι πιθανόν ένας τέλειος διακόπτης μεταφοράς φορτίου ΓΕΝΙΚΟ ΣΥΜΠΕΡΑΣΜΑ Α. Νασιοπούλου

48 48 ΕΡΕΥΝΑ ΣΤΟ ΙΝΣΤΙΤΟΥΤΟ ΜΙΚΡΟΗΛΕΚΤΡΟΝΚΗΣ ΤΟΥ ΕΚΕΦΕ Δημόκριτος Α. Νασιοπούλου

49 49 ΕΡΓΑΣΤΗΡΙΑΚΟΙ ΧΩΡΟΙ ΙΝΣΤΙΤΟΥΤΟΥ ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗΣ – ΕΚΕΦΕ Δημόκριτος Α. Νασιοπούλου

50 50 ΕΡΓΑΣΤΗΡΙΑΚΟΙ ΧΩΡΟΙ ΙΝΣΤΙΤΟΥΤΟΥ ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗΣ – ΕΚΕΦΕ Δημόκριτος Α. Νασιοπούλου

51 51 Ευχαριστώ για την προσοχή σας


Κατέβασμα ppt "1 Α. Νασιοπούλου Διευθύντρια Ινστιτούτου Μικρ/κής ΕΚΕΦΕ Δημόκριτος Δρ Α. Νασιοπούλου ΜΙΚΡΟΗΛΕΚΤΡΟΝΙΚΗ - ΝΑΝΟΗΛΕΚΤΡΟΝΙΚΗ Παρούσα κατάσταση και προοπτικές."

Παρόμοιες παρουσιάσεις


Διαφημίσεις Google