ΔΙΑΣΥΝΔΕΣΗ ΦΩΤΟΔΙΟΔΩΝ ΑΣΚΗΣΗ 2 ΜΙΚΡΟΕΛΕΓΚΤΕΣ - ΜΙΚΡΟΕΠΕΞΕΡΓΑΣΤΕΣ Β. ΧΡΙΣΤΟΦΙΛΑΚΗΣ ΤΟΜΕΑΣ ΙV ΤΜΗΜΑ ΦΥΣΙΚΗΣ ΠΑΝΕΠΙΣΤΗΜΙΟ ΙΩΑΝΝΙΝΩΝ.

Slides:



Advertisements
Παρόμοιες παρουσιάσεις
ΨΗΦΙΑΚΗ ΜΝΗΜΗ (RAM – ROM).
Advertisements

*ΠΤΥΧΙΑΚΗ ΕΡΓΑΣΙΑ* «Ανάπτυξη Αυτόνομου Συστήματος Διαχείρισης Διατάξεων Ανίχνευσης Αερίων Μιγμάτων-Οσμών» Ανδρέας Καββαδίας – Αλεξάνδρα Τσακίρη.
Δομή Μαθήματος Υπεύθυνος: Δρ Ν. Πετρέλλης, ΠΔ407
Το υλικο του Υπολογιστη
Συνδιαστικά Λογικά Κυκλώματα
ΕΝΟΤΗΤΑ 14η Συστήματα Μετρήσεων και Μικροελεγκτές
ΕΝΟΤΗΤΑ 8Η ΜΝΗΜΕΣ ROM ΚΑΙ RΑΜ
ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙΔΕΥΤΙΚΟ ΙΔΡΥΜΑ ΣΕΡΡΩΝ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ ΕΦΑΡΜΟΓΩΝ ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΕΠΙΚΟΙΝΩΝΙΩΝ Ανάπτυξη λογισμικού σε assembly για την απεικόνιση.
Διάδρομος Διευθύνσεων
Εισαγωγή
Επιβλέπων: Ιωάννης Καλόμοιρος, Επίκουρος καθηγητής
ΑΡΧΙΤΕΚΤΟΝΙΚΗ ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ & ΜΙΚΡΟΕΠΕΞΕΡΓΑΣΤΩΝ
Μνημη τυχαιας προσπελασης (Random Access Memory - RAM)
ΘΕΜΑ ΠΤΥΧΙΑΚΗΣ ΕΡΓΑΣΙΑΣ
ΑΤΕΙ ΣΕΡΡΩΝ, ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ & ΕΠΙΚΟΙΝΩΝΙΩΝ
ΣΥΝΑΡΤΗΣΕΙΣ.
1 Οργάνωση και Αρχιτεκτονική Υπολογιστών Πρόγραμμα Αναβάθμισης Προγράμματος Σπουδών Τμήματος Πληροφορικής Τ.Ε.Ι Θεσσαλονίκης Μάθημα Οργάνωση και Αρχιτεκτονική.
Κερεστετζή Δημητρίου (1295)
Παρουσίαση 1: Εισαγωγή στα ενσωματωμένα συστήματα (embedded systems – hardware) Εργαστήριο Αυτομάτου Ελέγχου μΥ και Ψηφιακός Έλεγχος.
Άσκηση 1. Θεωρούμε το ακόλουθο κομμάτι κώδικα int i,j; double result, a[110][4]; for(i=0; i
Α ΡΧΙΤΕΚΤΟΝΙΚΗ Μ ΙΚΡΟΫΠΟΛΟΓΙΣΤΩΝ Υποκεφάλαιο 1.2 (Η κεντρική μονάδα επεξεργασίας CPU08)
Παναγόπουλος Ασημάκης Βασιλειάδης Βασίλης Β’ τάξη 6ου ΕΠΑΛ Πάτρας
ΕΝΟΤΗΤΑ 7η Μετατροπείς Ψηφιακού Σήματος σε Αναλογικό (DAC)
Φοιτήτρια: Χατζοπούλου Ειρήνη (A.E.M. 1962) Επιβλέπουσα Καθηγήτρια:
Εισαγωγή στις Νέες Τεχνολογίες και Εργαστηριακές Εφαρμογές, Το εσωτερικό ενός υ π ολογιστή Κεφάλαιο 3.
Οι λογικές πράξεις και οι λογικές πύλες
Άσκηση Διεύθυνσης Μνήμης με cache Νεκτάριος Κοζύρης Άρης Σωτηρόπουλος Νίκος Αναστόπουλος.
1 Α. Βαφειάδης Αναβάθμισης Προγράμματος Σπουδών Τμήματος Πληροφορικής Τ.Ε.Ι Θεσσαλονίκης Μάθημα Προηγμένες Αρχιτεκτονικές Υπολογιστών Κεφαλαίο Τρίτο Συστήματα.
ΕΣ 08: Επεξεργαστές Ψηφιακών Σημάτων © 2006 Nicolas Tsapatsoulis Συνολική αρχιτεκτονική του Επεξεργαστή TMS320C6713 και προγραμματισμός σε ASSEMBLY Τμήμα.
Streams Streams: κανάλια ροής δεδομένων Κανάλια εισόδου: ανάγνωση δεδομένων Κανάλια εξόδου: αποστολή δεδομένων Συνήθεις πηγές και προορισμοί δεδομένων:
Spring 2007 Γ. Γεωργαλής, Σ. Δουμπουλάκης, Μ. Ζηδιανάκης, Θ. Μπουρδένας 1 ΗΥ-340 Γλώσσες και Μεταφραστές Φροντιστήριο Virtual Machine.
Εξομοιωτής Ψηφιακών Κυκλωμάτων
ΚΕΦΑΛΑΙΟ Το αλφάβητο της ΓΛΩΣΣΑΣ
Τσιρογιάννης Νίκος-Μαργαρίτης Βασίλης
PLC : ΠΡΟΓΡΑΜΜΑΤΙΖΟΜΕΝΟΙ ΛΟΓΙΚΟΙ ΕΛΕΓΚΤΕΣ
ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΕΛΕΓΚΤΩΝ
ΕΙΣΑΓΩΓΗ μέρος 1 ΜΙΚΡΟΕΛΕΓΚΤΕΣ - ΜΙΚΡΟΕΠΕΞΕΡΓΑΣΤΕΣ Π. ΚΩΣΤΑΡΑΚΗΣ Β. ΧΡΙΣΤΟΦΙΛΑΚΗΣ ΤΜΗΜΑ ΦΥΣΙΚΗΣ ΠΑΝΕΠΙΣΤΗΜΙΟ ΙΩΑΝΝΙΝΩΝ.
Κρυφή μνήμη (cache memory) (1/2) Εισαγωγή στην Πληροφορκή1 Η κρυφή μνήμη είναι μία πολύ γρήγορη μνήμη – πιο γρήγορη από την κύρια μνήμη – αλλά πιο αργή.
Αρχιτεκτονική Υπολογιστών Ενότητα # 5: DEMO Διδάσκων: Γεώργιος Κ. Πολύζος Τμήμα: Πληροφορικής.
ΜΕΡΟΣ ΠΡΩΤΟ ΘΕΩΡΗΤΙΚΟ ΥΠΟΒΑΘΡΟ Μικροελεγκτές - μικροεπεξεργαστές Οι μικροεπεξεργαστές, είναι επεξεργαστές συνόλου εντολών Οι μικροελεγκτές, είναι παραλλαγή.
ΕΙΣΑΓΩΓΗ μέρος 2 ΜΙΚΡΟΕΛΕΓΚΤΕΣ - ΜΙΚΡΟΕΠΕΞΕΡΓΑΣΤΕΣ Π. ΚΩΣΤΑΡΑΚΗΣ Β. ΧΡΙΣΤΟΦΙΛΑΚΗΣ ΤΜΗΜΑ ΦΥΣΙΚΗΣ ΠΑΝΕΠΙΣΤΗΜΙΟ ΙΩΑΝΝΙΝΩΝ.
ΕΙΣΑΓΩΓΗ ΣΤΟΥΣ Η / Υ ΕΡΓΑΣΤΗΡΙΟ Β. Χριστοφιλάκης ΠΑΝΕΠΙΣΤΗΜΙΟ ΙΩΑΝΝΙΝΩΝ ΤΜΗΜΑ ΦΥΣΙΚΗΣ.
Εισαγωγή μέρος 4 ΜΙΚΡΟΕΛΕΓΚΤΕΣ - ΜΙΚΡΟΕΠΕΞΕΡΓΑΣΤΕΣ Β. ΧΡΙΣΤΟΦΙΛΑΚΗΣ ΤΟΜΕΑΣ ΙV ΤΜΗΜΑ ΦΥΣΙΚΗΣ ΠΑΝΕΠΙΣΤΗΜΙΟ ΙΩΑΝΝΙΝΩΝ.
11/14/2016Structural VHDL148 Structural VHDL Παράδειγμα Multiplexer Component Component specification Port map command Unconnected outputs Unconnected.
ΜΙΚΡΟΕΛΕΓΚΤΕΣ-ΜΙΚΡΟΕΠΕΞΕΡΓΑΣΤΕΣ
Το εσωτερικό ενός υπολογιστή
O επεξεργαστής: Η δίοδος δεδομένων (datapath) και η μονάδα ελέγχου (control) 4 κατηγορίες εντολών: Αριθμητικές-λογικές εντολές (add, sub, slt κλπ) –R Type.
ΜΙΚΡΟΕΛΕΓΚΤΕΣ-ΜΙΚΡΟΕΠΕΞΕΡΓΑΣΤΕΣ
Ένατο μάθημα Ψηφιακά Ηλεκτρονικά.
ΜΙΚΡΟΕΛΕΓΚΤΕΣ-ΜΙΚΡΟΕΠΕΞΕΡΓΑΣΤΕΣ
Συστήματα CAD Πανεπιστήμιο Θεσσαλίας Σχολή Θετικών Επιστημών
Δυαδικό Σύστημα Δεκαδικό Σύστημα Δεκαεξαδικό Σύστημα
Single-cyle υλοποίηση:
Επιβλέπων: Ιωάννης Καλόμοιρος, Επίκουρος καθηγητής
Διάλεξη 9: Συνδυαστική λογική - Ασκήσεις Δρ Κώστας Χαϊκάλης
O επεξεργαστής: Η δίοδος δεδομένων (datapath) και η μονάδα ελέγχου (control) 4 κατηγορίες εντολών: Αριθμητικές-λογικές εντολές (add, sub, slt κλπ) –R Type.
Ανάπτυξη Εφαρμογών σε Προγραμματιστικό Περιβάλλον
Ψηφιακή Σχεδίαση εργαστήριο
Workshops Εισηγητής: Παλιούρας Αριστείδης
ΤΟ ΠΡΟΤΥΠΟ ΤΟΥ ΚΑΝΟΝΙΚΟΥ ΟΜΗΛΙΚΟΥ ΔΑΣΟΥΣ
Ψηφιακή Σχεδίαση εργαστήριο
Single-cyle υλοποίηση:
Το εσωτερικό ενός υπολογιστή
Single-cyle υλοποίηση:
O επεξεργαστής: Η δίοδος δεδομένων (datapath) και η μονάδα ελέγχου (control) 4 κατηγορίες εντολών: Αριθμητικές-λογικές εντολές (add, sub, slt κλπ) –R Type.
ΕΚΦΡΑΣΕΙΣ, ΑΝΑΜΟΝΕΣ (DELAYS), ΗΧΟΙ
ΕΝΟΤΗΤΑ 5 Αναλογικά σήματα.
UNIT 1 Τα Πρώτα Προγράμματα.
O επεξεργαστής: Η δίοδος δεδομένων (datapath) και η μονάδα ελέγχου (control) 4 κατηγορίες εντολών: Αριθμητικές-λογικές εντολές (add, sub, slt κλπ) –R Type.
Η ΕΞΕΛΙΞΗ ΤΟΥ ΗΛΕΚΤΡΙΚΟΥ ΛΑΜΠΤΗΡΑ
Μεταγράφημα παρουσίασης:

ΔΙΑΣΥΝΔΕΣΗ ΦΩΤΟΔΙΟΔΩΝ ΑΣΚΗΣΗ 2 ΜΙΚΡΟΕΛΕΓΚΤΕΣ - ΜΙΚΡΟΕΠΕΞΕΡΓΑΣΤΕΣ Β. ΧΡΙΣΤΟΦΙΛΑΚΗΣ ΤΟΜΕΑΣ ΙV ΤΜΗΜΑ ΦΥΣΙΚΗΣ ΠΑΝΕΠΙΣΤΗΜΙΟ ΙΩΑΝΝΙΝΩΝ

ΨΕΥΔΟΕΝΤΟΛΕΣ  EQU  Δήλωση σταθερών ROM.StartEQU$0160 PortA.DataEQU$0000 Γίνεται αντιστοίχηση ενός αριθμού σε ένα εύκολο μνημονικό

ORIGINATE ( ΤΟΠΟΘΕΤΗΣΗ ) ORG$0160 Η μνήμη προγράμματος του HC705C8 ξεκινά στη διεύθυνση 0160hex

FCB – Field Constant Byte  ORG $1FF0  FCB $00  Ο αριθμός 0 (1byte) γράφεται στη θέση μνήμης $1FF0  $1FF0  00

FDB – Field Double Byte  Rom.Start EQU $0160  ORG $1FFE  FDB Rom.Start  Ο αριθμός 0160 hex (2 bytes) γράφεται στη θέση μνήμης $1FFE  $1FFE  0160

ΔΙΑΣΥΝΔΕΣΗ ΦΩΤΟΔΙΟΔΩΝ  Στην άσκηση αυτή θα μελετηθεί η διασύνδεση φωτοδιόδων (leds) σε θύρα εξόδου του μικροελεγκτή, ο έλεγχός της κατάστασής τους από πρόγραμμα.

Άναμμα 8 LED  Σκοπός Η διασύνδεση 8 led στον μικροελεγκτή και ο έλεγχος της κατάστασής του από πρόγραμμα.  Πρόβλημα Να σχεδιαστεί το κύκλωμα που να συνδέει ένα led στον ακροδέκτη PA# του μικροελεγκτή και να γραφεί πρόγραμμα το οποίο θα ανάψει το led. Να επεξηγηθεί η λειτουργία του προγράμματος και να δοθεί το διάγραμμα ροής.

ΣΥΝΔΕΣΗ LED ΜΕ PA0 PORT  ΘΕΤΙΚΗ ΛΟΓΙΚΗ

BSET εντολή  BSET n, Μ  Operation Mn ← 1  Description Set bit n (n = 7, 6, ) in location M.

BCLR εντολή  BCLR n, Μ  Operation Mn ← 1  Description CLEAR bit n (n = 7, 6, ) in location M.

H port A του μ C  Κάθε pin της port A του μ C μπορεί να λειτουργήσει είτε ως είσοδος είτε ως έξοδος.  Η εντολή BSET 3,$0004 θέτει το PA3 σε « κατάσταση » εξόδου  H εντολή BSET 3,$0000 γράφει (Write) λογικό 1 στην έξοδο PA3

Execution time  Execution time = N cycles x t operation  t e = 3 x 0.5us = 1.5us

DELAY  Με την Εντολή NOP  N cycles = 2  Execution time = N cycles x t operation = 1 μ s

BHMATA  Ανάπτυξη πηγαίου κώδικα  Assemble/Compile file  Debbuger  Simulation only  Programmer  Τελικός έλεγχος