Ακολουθιακά Ψηφιακά Κυκλώματα

Slides:



Advertisements
Παρόμοιες παρουσιάσεις
Δυαδικό Σύστημα Αρίθμησης
Advertisements

Τομέας Αρχιτεκτονικής Η/Υ & Βιομηχανικών Εφαρμογών
Καταχωρητες, Μετρητες, Μνημες (Registers, counters, RAMs)
Ασύγχρονοι Απαριθμητές
Κώδικες Huffman Μέθοδος συμπίεσης δεδομένων:
Δυαδικη παρασταση αριθμων και συμβολων
Αντισταθμιστική ανάλυση Κατά τη διάρκεια εκτέλεσης του Α η Δ πραγματοποιεί μία ακολουθία από πράξεις. Θεωρήστε έναν αλγόριθμο Α που χρησιμοποιεί μια δομή.
ΟΙ ΠΛΗΡΟΦΟΡΙΕΣ ΣΤΟ ΕΣΩΤΕΡΙΚΟ ΤΟΥ Η/Υ
HY 120 ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ Ασυγχρονα ακολουθιακα κυκλωματα 2o μερος.
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων
Ημιαγωγοί – Τρανζίστορ – Πύλες - Εξαρτήματα
ΗΜΥ 100 Εισαγωγή στην Τεχνολογία
ΗΥ120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" ΙCs.
συγχρονων ακολουθιακων κυκλωματων
ΑΚΟΛΟΥΘΙΑΚΕΣ ΜΗΧΑΝΕΣ Βασικό διάγραμμα ακολουθιακών μηχανών Είσοδοι NS
ΕΣ 08: Επεξεργαστές Ψηφιακών Σημάτων © 2006 Nicolas Tsapatsoulis Η Αρχιτεκτονική των Επεξεργαστών Ψ.Ε.Σ Τμήμα Επιστήμη και Τεχνολογίας Τηλεπικοινωνιών.
Παράσταση αριθμών «κινητής υποδιαστολής» floating point
Μνήμη και Προγραμματίσιμη Λογική
Kαταχωρητες και Μετρητες (Registers και Counters)
Μικροπρογραμματιζόμενη Λογική Μειονεκτήματα καλωδιωμένης λογικής (hardwired logic): Πολυπλοκότητα συνδυαστικού κυκλώματος ΜΕ Αδυναμία αλλαγής των εντολών.
Συστήματα Αρίθμησης Αριθμοί σταθερής και κινητής υποδιαστολής.
ΗΥ 120 Αλγοριθμικες μηχανες καταστασεως
Άλγεβρα Boole και Λογικές Πύλες
ΕΝΟΤΗΤΑ 7Η ΑΚΟΛΟΥΘΙΑΚΑ ΚΥΚΛΩΜΑΤΑ ΤΗΣ ΤΥΠΙΚΗΣ ΛΟΓΙΚΗΣ
HY 120 ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ Ασυγχρονα ακολουθιακα κυκλωματα.
Επιβλέπων: Δρ. Σπυρίδων Α. Καζαρλής, Καθηγητής
Αποστολος Π. Τραγανιτης
4. Συνδυαστική Λογική 4.1 Εισαγωγή
ΕΝΟΤΗΤΑ 9η Βασικές τεχνικές εισόδου/εξόδου δεδομένων
Μνημη τυχαιας προσπελασης (Random Access Memory - RAM)
ΕΝΟΤΗΤΑ 8η Μετατροπείς Αναλογικού Σήματος σε Ψηφιακό (ADC)
6.1 Καταχωρητές Ένας καταχωρητής είναι μια ομάδα από f/f αλλά μπορεί να περιέχει και πύλες. Καταχωρητής των n ψηφίων αποτελείται από n f/f. Καταχωρητής.
ΣΥΣΤΗΜΑΤΑ ΣΥΛΛΟΓΗΣ ΠΛΗΡΟΦΟΡΙΩΝ ΚΑΙ ΜΕΤΡΗΣΕΩΝ
συγχρονων ακολουθιακων κυκλωματων
Συγχρονα Ακολουθιακα Κυκλωματα Flip-Flops Καταχωρητες
ΗΥ120 ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ Συναρτησεις Boole.
ΣΥΝΤΟΜΗ ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΨΗΦΙΑΚΗ ΤΕΧΝΟΛΟΓΙΑ.
ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ
5. Σύγχρονα Ακολουθιακά Κυκλώματα
ΑΝΙΧΝΕΥΣΗ ΚΑΙ ΔΙΟΡΘΩΣΗ ΣΦΑΛΜΑΤΩΝ
ΗΜΥ 100: Εισαγωγή στην Τεχνολογία Διάλεξη 17 Εισαγωγή στα Ψηφιακά Συστήματα: Μέρος Γ TΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΠΟΛΥΤΕΧΝΙΚΗ.
Συγχρονα Ακολουθιακα Κυκλωματα Flip-Flops Καταχωρητες
Συνδυαστικά Κυκλώματα (Combinational Circuits)
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων
Kαταχωρητές και Μετρητές (Registers και Counters)
Κρυφή μνήμη (cache memory) (1/2) Εισαγωγή στην Πληροφορκή1 Η κρυφή μνήμη είναι μία πολύ γρήγορη μνήμη – πιο γρήγορη από την κύρια μνήμη – αλλά πιο αργή.
ΠΑΡΑΔΕΙΓΜΑ: ΤΑ ΕΠΙΠΕΔΑ ΥΛΙΚΟΥ – ΛΟΓΙΣΜΙΚΟΥ ΣΕ ΕΝΑΝ ΥΠΟΛΟΓΙΣΤΗ.
ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ 1 Διάλεξη 12: Διάλεξη 12: Καταχωρητές - Μετρητές Δρ Κώστας Χαϊκάλης.
{ Ψηφιακή Σχεδίαση εργαστήριο Γιάννης Νικολουδάκης.
Έβδομο μάθημα Ψηφιακά Ηλεκτρονικά.
ΣχεδΙαση ΨηφιακΩν ΣυστημΑτων Συστηματα αριθμησησ Δυαδικοι αριθμοι
Ένατο μάθημα Ψηφιακά Ηλεκτρονικά.
Όγδοο μάθημα Ψηφιακά Ηλεκτρονικά.
ΕΙΣΑΓΩΓΗ ΣΤΟΥΣ ΚΩΔΙΚΕΣ-ΚΕΦΑΛΑΙΟ 1ο
Συστήματα CAD Πανεπιστήμιο Θεσσαλίας Σχολή Θετικών Επιστημών
Ψηφιακή Σχεδίαση Εργαστήριο Τετάρτη 9/12/2015.
ΑΚΟΛΟΥΘΙΑΚΑ ΣΤΟΙΧΕΙΑ.
Διάλεξη 11: Ανάλυση ακολουθιακών κυκλωμάτων Δρ Κώστας Χαϊκάλης
5ο ΚΕΦΑΛΑΙΟ ΚΩΔΙΚΟΠΟΙΗΣΗ
“Ψηφιακός έλεγχος και μέτρηση της στάθμης υγρού σε δεξαμενή"
SR latch R Q S R Q Q’ Q’ S.
Πίνακες διέγερσης Q(t) Q(t+1) S R X X 0
Χειμερινό εξάμηνο 2017 Πέμπτη διάλεξη
Ψηφιακή Σχεδίαση εργαστήριο
Ένα ακολουθιακό κύκλωμα καθορίζεται από τη χρονική ακολουθία των ΕΙΣΟΔΩΝ, των ΕΞΟΔΩΝ και των ΕΣΩΤΕΡΙΚΩΝ ΚΑΤΑΣΤΑΣΕΩΝ ΣΥΓΧΡΟΝΑ: Οι αλλαγές της κατάστασης.
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
Εργασίες 9ου – 10ου Εργαστηρίου
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
ΒΟΗΘΗΤΙΚΑ ΣΤΟΙΧΕΙΑ – Λειτουργία του JK Flip-Flop
Καταχωρητής Ι3 Α3 D Ι2 Α2 D Ι1 Α1 D Ι0 Α0 D CP.
Μεταγράφημα παρουσίασης:

Ακολουθιακά Ψηφιακά Κυκλώματα

Ακολουθιακά Κυκλώματα Στα ακολουθιακά κυκλώματα η έξοδος z δεν είναι συνάρτηση μόνο της εισόδου x αλλά και της κατάστασης y του κυκλώματος πριν την εφαρμογή των εισόδων z = f ( x, y) Συνδυαστικό Κύκλωμα Στοιχεία Μνήμης Είσοδος Έξοδος

Ακολουθιακά Κυκλώματα Τα ακολουθιακά κυκλώματα διακρίνονται σε: ΣΥΓΧΡΟΝΑ: Η εφαρμογή της εισόδου, η εκτέλεση των λειτουργιών, η λήψη της εξόδου γίνεται σε καθορισμένες χρονικές στιγμές ΑΣΥΓΧΡΟΝΑ: Οι αλλαγές κατάστασης δεν γίνονται σε καθορισμένους χρόνους αλλά σε τυχαίους χρόνους που καθορίζονται από το κύκλωμα και μόνο

Ακολουθιακά Κυκλώματα Ένα σύγχρονο ακολουθιακό κύκλωμα πρέπει εξ΄ορισμού να χρησιμοποιεί σήματα συγχρονισμού. Τα σήματα συγχρονισμού επηρεάζουν τα στοιχεία μνήμης του κυκλώματος, ώστε αυτά να αλλάζουν κατάσταση σε διακριτές χρονικές στιγμές Ο συγχρονισμός επιτυγχάνεται μέσω μιας «γεννήτριας κύριου-ρολογιού» η οποία τροφοδοτεί το σύστημα με μία περιοδική σειρά “παλμών ρολογιού” Τα στοιχεία μνήμης μπορούν να αλλάξουν κατάσταση μόνο κατά την έλευση παλμών ρολογιού

Flip - Flop Βασικά στοιχεία μνήμης υπολογιστικών συστημάτων Κάθε flip-flop αποθηκεύει ένα bit πληροφορίας Ένα κύκλωμα flip-flop μπορεί να διατηρηθεί σε μία δυαδική κατάσταση επ’ αόριστον, έως ότου κάποιο σήμα προκαλέσει αλλαγή κατάστασης Βασικό δομικό στοιχείο της ΚΜΕ (Καταχωρητές, Μετρητές, State Machnines)

Flip – Flop - Λειτουργία 1 0 (αφού μία είσοδος είναι 1) 1 (αφού και οι δύο είσοδοι είναι 0)

Flip – Flop - Λειτουργία 0 (από πριν) 0 (αφού μία είσοδος είναι 1) παραμένει στο 1 (αφού και οι δύο είσοδοι είναι 0)

Flip – Flop - Λειτουργία 1 1 (αφού και οι δύο είσοδοι είναι 0) 0 (αφού μία είσοδος είναι 1)

Flip – Flop - Λειτουργία παραμένει 1 (αφού και οι δύο είσοδοι είναι 0) 0 (αφού μία είσοδος είναι 1)

Flip – Flop - Λειτουργία S R Q Q’ 1 Πρέπει να αποφεύγεται

RS - Flip Flop Το βασικό flip-flop (RS) μπορεί να τροποποιηθεί με την προσθήκη μιας επιπρόσθετης εισόδου για τους παλμούς ρολογιού R S Qt Qt+1 1 Απροσδ. R Q Clk S Q’

T - Flip Flop T Q T Qt+1 Qt 1 Q’t Clk Q’

D - Flip Flop D Q D Qt+1 1 Clk Q’

JK - Flip Flop J Q J K Qt Qt+1 1 Clk K Q’

JK - Flip Flop .. Χαρακτηριστικός Πίνακας 2 J Q J K Qt+1 Qt 1 Qt’ Clk K Q’

Ανάλυση Ακολουθιακών Κυκλωμάτων Clock

Εξισώσεις Κατάστασης Από τους πίνακες των 2 D flip-flop καταστρώνουμε τις εξισώσεις επόμενης κατάστασης: Α(t+1) = Α(t) x(t) + B(t) x(t) => A(t+1) = Ax + Bx B(t+1) = A’(t) x(t) => B(t+1) = A’x Για την έξοδο y είναι: y(t) = [A(t) + B(t)] x’(t) => y = (A+B) x’

Πίνακας Καταστάσεων 1 Τρέχουσα Κατάσταση Είσοδος Επόμενη Κατάσταση Έξοδος Α Β x A B y 1

Διάγραμμα Καταστάσεων 0/0 1/0 0/1 00 10 1/0 0/1 1/0 0/1 01 11 1/0

Παράδειγμα Να πραγματοποιηθεί η ανάλυση του κάτωθι ακολουθιακού κυκλώματος. Τι κάνει αυτό το κύκλωμα ? Q’ Q A B Q’ Q Τ Τ

Μοντέλα Mealy και Moore Είσοδοι Έξοδοι Συνδυαστικό Κύκλωμα Επόμ. Κατάστ. Flip Flops Συνδυαστικό Κύκλωμα Εξόδου Α Β 1

Μοντέλα Mealy και Moore Είσοδοι Έξοδοι Συνδυαστικό Κύκλωμα Επόμ. Κατάστ. Flip Flops Συνδυαστικό Κύκλωμα Εξόδου Α Β 0/1 1/0

Ελαχιστοποίηση Καταστάσεων Δύο κυκλώματα είναι ισοδύναμα εάν παράγουν τις ίδιες εξόδους για τις ίδιες ακολουθίες εισόδων, και αυτό ισχύει για όλες τις ακολουθίες εισόδων Δύο καταστάσεις είναι ισοδύναμες εάν για κάθε στοιχείο του συνόλου εισόδων δίνουν ακριβώς την ίδια έξοδο και μεταφέρουν το κύκλωμα στην ίδια κατάσταση είτε σε ισοδύναμη κατάσταση Όταν δύο καταστάσεις είναι ισοδύναμες τότε η μία τους μπορεί να απαλειφθεί χωρίς να αλλάξουν οι σχέσεις εισόδου-εξόδου

Ελαχιστοποίηση Καταστάσεων Ακολουθία Εισόδων 01010110100 εκκίνηση από (α)

Ελαχιστοποίηση Καταστάσεων Επόμενη Κατάσταση Έξοδος Παρούσα x = 0 x = 1 a b c d e f 1 g e

Ελαχιστοποίηση Καταστάσεων Επόμενη Κατάσταση Έξοδος Παρούσα x = 0 x = 1 a b c d e f 1 d d

Ελαχιστοποίηση Καταστάσεων Επόμενη Κατάσταση Έξοδος Παρούσα x = 0 x = 1 a b c d e 1 Διάγραμμα Καταστάσεων ? Ακολουθία Εισόδων 01010110100 εκκίνηση από (α)

Ελαχιστοποίηση Καταστάσεων - Άσκηση Να ελαχιστοποιηθεί ο αριθμός των καταστάσεων Επόμενη Κατάσταση Έξοδος Παρούσα x = 0 x = 1 a f b d c e g 1 h

Πίνακες Διέγερσης Κατά τη σχεδίαση ακολουθιακών κυκλωμάτων συνήθως γνωρίζουμε τη μετάβαση από την τρέχουσα στην επόμενη κατάσταση και θέλουμε να βρούμε τις συνθήκες εισόδου των FF’s T-FF D-FF Q(t) Q(t+1) T 1 Q(t) Q(t+1) D 1

Πίνακες Διέγερσης JK-FF Q(t) Q(t+1) J K X 1 SR-FF Q(t) Q(t+1) S R X 1

Σχεδίαση Ακολουθιακών Κυκλωμάτων Φραστική Περιγραφή Απαιτήσεων (ή διάγραμμα) Δημιουργία Πίνακα Καταστάσεων (Ελαχιστοποίηση Καταστάσεων) Κωδικοποίηση Καταστάσεων με δυαδικές τιμές Εύρεση αριθμού flip-flop και ονομασία τους Επιλογή τύπου flip-flop Από πίνακα καταστάσεων -> Πίνακες Διέγερσης, εξόδων Εύρεση συναρτήσεων εισόδου των FF (μετά από απλοποίηση) Λογικό Διάγραμμα

Παράδειγμα Να σχεδιαστεί το κύκλωμα που υλοποιεί το ακόλουθο διάγραμμα Α 1 1 1 Β D 1 C Στο διάγραμμα δεν αναπαριστώνται μεταβλητές εξόδου. Η ίδια η κατάσταση των FF είναι η έξοδος

Παράδειγμα Κωδικοποίηση: Α 00 Β 01 C 10 D 00 Πίνακας Καταστάσεων Τρέχουσα Είσοδος (x) Επόμενη Α A 1 B Β C D

Παράδειγμα Υπάρχουν 4 καταστάσεις, άρα απαιτούνται δύο FF, έστω Α και Β Τρέχουσα Είσοδος Επόμενη Α Β x 1

Παράδειγμα Πίνακας Διέγερσης – Υλοποίηση με JK flip-flop Α Β x JA KA Τρέχουσα Είσοδος Επόμενη Είσοδοι των FF Α Β x JA KA JB KB 1 X X 1 X

Παράδειγμα Πίνακας Διέγερσης – Υλοποίηση με JK flip-flop Α Β x JA KA Τρέχουσα Είσοδος Επόμενη Είσοδοι των FF Α Β x JA KA JB KB X 1

Παράδειγμα Συνδυαστικό Κύκλωμα J Q Clk K Q’ x J Q Clk K Q’

Παράδειγμα JA Bx 00 01 11 10 A 1 X 1 JA = Bx’

Παράδειγμα KA Bx 00 01 11 10 A X 1 1 KA = Bx

Παράδειγμα JB Bx 00 01 11 10 A 1 X 1 JB = x

Παράδειγμα KB Bx 00 01 11 10 A X 1 1 KB = Ax + A’x’ = A x +

Παράδειγμα

Σχεδίαση (Άσκηση) Να σχεδιαστεί ακολουθιακό κύκλωμα με T flip-flop και μία είσοδο, τέτοιο ώστε όταν x=0 η κατάσταση του κυκλώματος να παραμένει η ίδια. Όταν x=1 στο κύκλωμα να πραγματοποιούνται μεταβάσεις από 00 σε 01, σε 11, σε 00 κ.ο.κ

Καταχωρητές Ένας καταχωρητής είναι μία ομάδα από δυαδικά κύτταρα αποθήκευσης (Ομάδα από flip-flops καθένα από τα οποία αποθηκεύει ένα bit πληροφορίας) Ένας καταχωρητής των n bits αποτελείται από n flip-flops Εκτός των flip-flops, μπορεί να περιλαμβάνει και πύλες για την εκτέλεση λειτουργιών επεξεργασίας δεδομένων Ο απλούστερος τύπος καταχωρητή αποτελείται από D-flip-flops, χωρίς εξωτερικές πύλες Τα δεδομένα εισόδου εγγράφονται στον καταχωρητή κατά την εφαρμογή ενός κοινού παλμού Επειδή όλα τα bits του καταχωρητή φορτώνονται ταυτόχρονα (με ένα μόνο παλμό), η φόρτωση ονομάζεται ‘’παράλληλη’’

Καταχωρητής 4-bit

Καταχωρητές Ολίσθησης Ένας καταχωρητής στον οποίο οι πληροφορίες που περιέχονται, είναι δυνατόν να ολισθαίνουν προς τη μία ή προς την άλλη κατεύθυνση ονομάζεται καταχωρητής ολίσθησης (shift-register) Ένας καταχωρητής ολίσθησης αποτελείται από μία αλυσίδα flip-flop συνδεδεμένων στη σειρά, έτσι ώστε η έξοδος του ενός να τροφοδοτεί την είσοδο του επόμενου Ο απλούστερος καταχωρητής ολίσθησης, αποτελείται μόνο από D flip-flop. Με κάθε παλμό του ρολογιού, το περιεχόμενο του καταχωρητή ολισθαίνει κατά μία θέση προς τα δεξιά

Καταχωρητές Ολίσθησης

Μετρητές Ένας μετρητής αποτελείται από έναν αριθμό κατάλληλα συνδεδεμένων flip-flop τα οποία μεταβάλλουν το περιεχόμενό τους, συνήθως κατά ένα, κάθε φορά που στην είσοδο του μετρητή εφαρμόζεται ένα νέο σήμα (π.χ. παλμός ρολογιού) Η σχεδίαση των μετρητών πραγματοποιώντας ακολουθώντας τη μεθοδολογία σχεδίασης ακολουθιακών κυκλωμάτων Παράδειγμα: Να σχεδιαστεί μετρητής ο οποίος να απαριθμεί στο δυαδικό σύστημα από 0 έως 7

Κώδικες Ανίχνευσης Σφαλμάτων Κατά την αποθήκευση και ανάκτηση δυαδικών πληροφοριών σε μία μονάδα μνήμης είναι δυνατόν να συμβούν σφάλματα Η αξιοπιστία μιας μονάδας μνήμης μπορεί να αυξηθεί με την εφαρμογή κωδίκων ανίχνευσης και διόρθωσης λαθών Πιο κοινό σχήμα ανίχνευσης σφαλμάτων είναι το bit ισοτιμίας (πρόσθετο bit σε ένα δυαδικό μήνυμα, έτσι ώστε το πλήθος των μονάδων να γίνει είτε περιττό είτε άρτιο) Γεννήτρια ισοτιμίας (parity generator) Για άρτια ισοτιμία και μήνυμα τριών bit: P = x  y  z Ελεγκτής ισοτιμίας (parity checker) Ελεγκτής άρτιας ισοτιμίας : C = x  y  z  P

Κώδικας Hamming Στον κώδικα Hamming k bits ισοτιμίας προστίθενται στη λέξη πληροφορίας των n bits. Δημιουργείται μία λέξη των n+k bits όπου οι θέσεις που αντιστοιχούν σε δυνάμεις του 2 προορίζονται για τα bits ισοτιμίας. Έστω η οκτάμπιτη λέξη πληροφορίας 11000100. Προσθήκη 4 bit ισοτιμίας: 1 2 3 4 5 6 7 8 9 10 11 12 P1 P2 1 P3 1 0 0 P4 0 1 0 0 P1 = XOR των bits (3, 5, 7, 9, 11) = 0 P2 = XOR των bits (3, 6, 7, 10, 11) = 0 P3 = XOR των bits (5, 6, 7, 12) = 1 P4 = XOR των bits (9, 10, 11, 12) = 1 Τελική λέξη προς μετάδοση: 001110010100

Κώδικας Hamming Κάθε bit ισοτιμίας λαμβάνει τέτοια τιμή ώστε ο συνολικός αριθμός των 1 στις ελεγχόμενες θέσεις μαζί με το bit ισοτιμίας να είναι άρτιος Όταν τα 12 bits διαβαστούν, ελέγχονται για πιθανά λάθη. Τα τέσσερα bit ελέγχου προκύπτουν ως εξής: C1 = XOR των bits (1, 3, 5, 7, 9, 11) C2 = XOR των bits (2, 3, 6, 7, 10, 11) C4 = XOR των bits (4, 5, 6, 7, 12) C8 = XOR των bits (8, 9, 10, 11, 12) Αν C = C8 C4 C2 C1 = 0 δεν έχει προκύψει κανένα λάθος Αν C != 0 ο δυαδικός αριθμός των 4 bits ελέγχου δηλώνει τη θέση του σφάλματος

Κώδικας Hamming Τα k bits ελέγχου (2k τιμές, μείον 1 που αντιστοιχεί στο μηδέν) πρέπει να "δείχνουν" ποιο από τα n+k bits έχει υποστεί αλλοίωση. Άρα 2k – 1 >= n+k => 2k – 1 – k >= n Εύρεση των bit για την παραγωγή και τον έλεγχο της ισοτιμίας (από κατάλογο δυαδικών τιμών από 0 έως 2k – 1) O κώδικας Hamming μπορεί να ανιχνεύσει και να διορθώσει ένα απλό λάθος. Πολλαπλά λάθη δεν ανιχνεύονται