Exercise 4.5 Rabaey Όνομα Α.Μ. Έτος Κεττένης Χρίστος 6435 E΄

Slides:



Advertisements
Παρόμοιες παρουσιάσεις
Κυκλώματα Χρονισμού Διάλεξη 9.
Advertisements

Μετασχηματιστής λ/4 Μία από τις μεθόδους προσαρμογής είναι η παρεμβολή πριν από το φορτίο γραμμής μεταφοράς μήκους l/4 και κατάλληλης χαρακτηριστικής αντίστασης.
Το υλικο του Υπολογιστη
ΤΑΞΗ Γ ΓΥΜΝΑΣΙΟΥ Βασικές Έννοιες Επανάληψη (1).
Δίκτυα Υπολογιστών Ι Δρ. Ηλίας Σαράφης.
3.0 ΠΑΘΗΤΙΚΑ ΣΤΟΙΧΕΙΑ 3.2 ΠΥΚΝΩΤΕΣ ΒΑΣΙΚΑ ΣΤΟΙΧΕΙΑ.
Πολυσύνθετες πύλες NMOS και CMOS
Δυναμική συμπεριφορά των λογικών κυκλωμάτων MOS
Μνήμες RAM Διάλεξη 12.
ΣΤΟΧΟΣ 2.1.8: Ο μαθητής να μπορεί να,
ΕΝΟΤΗΤΑ 3Η ΤΕΧΝΟΛΟΓΙΑ CMOS
ΔΙΑΙΡΕΤΗΣ ΤΑΣΗΣ ΜΕ ΦΟΡΤΙΟ
Κεφάλαιο 2 Το Εσωτερικό του υπολογιστή
Ο προσωπικός υπολογιστής εσωτερικά
ΗΜΥ 210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2009
Αντιστάσεις παράλληλα
Ανάλυση Σ.Α.Ε στο χώρο κατάστασης
Μελέτη της ευθύγραμμης ομαλής κίνησης.  Θέση - χρόνος - μετατόπιση - χρονικό διάστημα - ταχύτητα  Οι Στόχοι: 1.Να υπολογίζεις την ταχύτητα ενός σώματος.
Αντιστάσεις σε σειρά Δύο ή περισσότερες αντιστάσεις, λέμε ότι είναι συνδεδεμένες σε σειρά όταν το άκρο της μίας αντίστασης συνδέεται με την αρχή της άλλης.
Ευθύγραμμος αγωγός κινούμενος σε ομογενές μαγνητικό πεδίο.
Εισαγωγή στην Ηλεκτρονική
Παρασιτικές ποσότητες τρανζίστορ και αγωγών διασύνδεσης
Επιβλέπων Καθηγητής : Δρ. Σ. Τσίτσος Σπουδάστρια : Μποζίνου Ζαφειρούλα, ΑΕΜ: 1909 Σέρρες, Ιούλιος 2014 ΤΕΧΝΟΛΟΓΙΚΟ ΕΚΠΑΙΔΕΥΤΙΚΟ ΙΔΡΥΜΑ ΣΕΡΡΩΝ ΣΧΟΛΗ ΤΕΧΝΟΛΟΓΙΚΩΝ.
ΗΛΕΚΤΡΙΚΕΣ ΜΗΧΑΝΕΣ Ι.
ΣΥΓΧΡΟΝΟΙ ΚΙΝΗΤΗΡΕΣ.
Κρυφή μνήμη (cache memory) (1/2) Εισαγωγή στην Πληροφορκή1 Η κρυφή μνήμη είναι μία πολύ γρήγορη μνήμη – πιο γρήγορη από την κύρια μνήμη – αλλά πιο αργή.
ΚΙΝΗΤΗΡΕΣ ΣΥΝΕΧΟΥΣ ΡΕΥΜΑΤΟΣ. Άσκηση 1 η Ένας κινητήρας συνεχούς ρεύματος έχει ονομαστική ισχύ, ρεύμα και τάση 30hp, 110 A και 240V αντίστοιχα. Η ονομαστική.
ΓΕΝΝΗΤΡΙΕΣ ΣΥΝΕΧΟΥΣ ΡΕΥΜΑΤΟΣ
ΟΝΟΜΑ: ΧΡΙΣΤΟΣ ΧΡΙΣΤΟΥ Α.Μ: 6157 ΕΤΟΣ: Ε ΄.  Θα εξετάζουμε την περίπτωση του στατικού αντιστροφέα CMOS που οδηγεί μια εξωτερική χωρητικότητα φορτίου.
Εικόνα 5.38 (Rabaey) Τσιμπούκας Κων/νος  Η μέση κατανάλωση ισχύος δίνεται από τον:  Όπου Τ το χρονικό διάστημα που μας ενδιαφέρει.  Τα κυκλωματα.
ΟΝΟΜΑ: ΧΡΙΣΤΟΣ ΧΡΙΣΤΟΥ Α.Μ: 6157 ΕΤΟΣ: Ε ΄. Ψηφιακά Ολοκληρωμένα Κυκλώματα 2.
Κεφάλαιο 5 Συμπεριφορά των ΣΑΕ Πλεονεκτήματα της διαδικασίας σχεδίασης ΣΑΕ κλειστού βρόχου Συμπεριφορά των ΣΑΕ στο πεδίο του χρόνου Απόκριση ΣΑΕ σε διάφορα.
ΤΕΧΝΟΛΟΓΙΑ ΠΡΟΗΓΜΕΝΩΝ ΨΗΦΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ ΚΑΙ ΣΥΣΤΗΜΑΤΩΝ (Rabaey et al Example 5-16) Γιώργος Σαρρής6631 ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΑΤΡΩΝ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ.
ΜΕΘΟΔΟΣ ΑΝΑΛΥΣΗΣ ΣΥΣΤΗΜΑΤΩΝ ΣΤΟ ΠΕΔΙΟ ΤΗΣ ΣΥΧΝΟΤΗΤΑΣ
Τεχνολογία προηγμένων ψηφιακών κυκλωμάτων και συστημάτων
Σχεδiαση μικροκυματικοy ενισχυτh για μeγιστο κeρδοΣ
Ηλεκτρονική MOS Field-Effect Transistors (MOSFETs) (I) Φώτης Πλέσσας
Lumped Capacitance Model of Wire (Συγκεντρωτικό μοντέλο χωρητικότητας)
Πτυχιακή Εργασία: Γκεριτζής Σταύρος (2315) Τσακαλάκης Απόστολος (1416)
MEASUREMENT TECHNIQUES
ΤΕΧΝΟΛΟΓΙΑ ΠΡΟΗΓΜΕΝΩΝ ΨΗΦΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ ΚΑΙ ΣΥΣΤΗΜΑΤΩΝ
Τσιμικλής Γεώργιος Πανταζής Κωνσταντίνος
Τμήμα Μηχανικών Η/Υ, Τηλεπικοινωνιών και Δικτύων
ΑΣΚΗΣΗ 3.
ΜΕΤΑΣΧΗΜΑΤΙΣΤΕΣ.
ΤΕΧΝΟΛΟΓΙΑ ΠΡΟΗΓΜΕΝΩΝ ΨΗΦΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ ΚΑΙ ΣΥΣΤΗΜΑΤΩΝ
Διάλεξη 9: Συνδυαστική λογική - Ασκήσεις Δρ Κώστας Χαϊκάλης
Ανάλυση της εικόνας 4-25 (Rabaey)
Modeling And Analysis Of Wires
Χαρακτηριστικά μεγέθη εναλλασσόμενου ρεύματος και εναλλασσόμενης τάσης
Τεχνολογία προηγμένων ψηφιακών κυκλωμάτων και συστημάτων
Θεωρούμε σχεδόν ιδανική TDR μορφή για είσοδο και γραμμή μεταφοράς με συγκεντρωτικές ασυνέχειες στο κέντρο της που εμφανίζονται ως παράλληλη χωρητικότητα.
ΕΞΟΜΟΙΩΣΗ SPICE ΧΑΡΑΚΤΗΡΙΣΤΙΚΗ ΜΕΤΑΦΟΡΑΣ ΤΑΣΗΣ CMOS ΑΝΤΙΣΤΡΟΦΕΑ
Εικόνα 5-29 Τιμοθέου Τιμόθεος Α.Μ
Από το βιβλίο του Sung-Mo Kang: Aνάλυση και Σχεδίαση Ψηφιακών Ολοκληρωμένων Κυκλωμάτων CMOS   Όνομα : Τσιμπούκας Κων/νος ΑΜ : 6118 Παράδειγμα 3.7.
Εξομοίωση σχήματος 3.30 Τιμοθέου Τιμόθεος Α.Μ
ΟΝΟΜΑ: ΧΡΙΣΤΟΣ ΧΡΙΣΤΟΥ Α.Μ: 6157 ΕΤΟΣ: Ε΄
ΤΕΧΝΟΛΟΓΙΑ ΠΡΟΗΓΜΕΝΩΝ ΨΗΦΙΑΚΩΝ ΚΥΚΛΩΜΑΤΩΝ ΚΑΙ ΣΥΣΤΗΜΑΤΩΝ
Πυροβολάκης Γιώργος 6073 Φωτόπουλος Αρχιμήδης 6130
ΨΗΦΙΑΚΑ ΟΛΟΚΛΗΡΩΜΕΝΑ ΚΥΚΛΩΜΑΤΑ Υπολογισμος Req (πινακασ 3-3)
ΣΥΝΔΕΣΜΟΛΟΓΙΕΣ ΑΝΤΙΣΤΑΣΕΩΝ
Μέτρηση άγνωστης αντίστασης
ΣΧΕΣΗ ΜΕΤΑΞΥ ΕΝΤΑΣΗΣ ΚΑΙ ΑΝΤΙΣΤΑΣΗΣ
Transistor sizing and energy minimization Όνομα Α.Μ. Έτος Παράδειγμα
Η ΕΙΔΙΚΗ ΑΝΤΙΣΤΑΣΗ ΥΛΙΚΟΥ
Υπολογισμός του πίνακα 3.3 (Rabaey)
Τεχνολογία προηγμένων ψηφιακών κυκλωμάτων και συστημάτων
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
ΑΝΤΙΣΤΑΤΕΣ & ΑΝΤΙΣΤΑΣΕΙΣ
Αντίσταση αγωγού.
Μεταγράφημα παρουσίασης:

Exercise 4.5 Rabaey Όνομα Α.Μ. Έτος Κεττένης Χρίστος 6435 E΄

Εκφώνηση (1/2) Για να συνδεθεί ένας επεξεργαστής με μια εξωτερική μνήμη, μια εκτός ολοκληρωμένου σύνδεση είναι απαραίτητη. Το χάλκινο (Cu) καλώδιο πάνω στην πλακέτα έχει μήκος 15 cm και συμπεριφέρεται ως γραμμή μεταφοράς με χαρακτηριστική εμπέδηση Z0 = 100 Ω. Οι ακίδες του ολοκληρωμένου της μνήμης παρουσιάζουν πολύ υψηλή εμπέδηση, η οποία θεωρείται άπειρη. Ο οδηγός του data bus είναι μια CMOS NOT – gate και αποτελείται από μεγάλα transistors: (W/L = 50/0.25) για το nMOS και (W/L = 150/0.25) για το pMOS, όπου όλες οι διαστάσεις είναι σε μm. Το ελάχιστο μέγεθος των transistors είναι τα εξής: (W/L = 0.25/0.25) για το nMOS και (W/L = 0.75/0.25) για το pMOS και παρουσιάζουν on resistance 35 kΩ.

Εκφώνηση (2/2) α) Να προσδιοριστεί ο χρόνος που χρειάζεται για να το σήμα να περάσει από την source στον destination (time of flight). Η επαγωγή του καλωδίου ισούται με 75 x 10-8 H/m. β) Να προσδιοριστεί το χρονικό διάστημα όπου το σήμα εξόδου μένει εντός του 10% της τιμής εισόδου. Να θεωρηθεί το μοντέλο του οδηγού ως μια πηγή τάσεως και έναν σειριακό αντιστάτη. Να γίνει η υπόθεση ότι η πηγή τάσης είναι μια βηματική των 2.5 V. (Να σχεδιαστεί το κατανεμημένο μοντέλο της γραμμής μεταφοράς) γ) Να επαναϋπολογιστεί το μέγεθος των transistors ώστε η καθυστέρηση να είναι ελάχιστη.

Λύση (1/6) Δεδομένα:

Λύση (2/6) α) Απαιτείται να υπολογιστεί ο time of flight: Η ταχύτητα διάδοσης του κύματος της τάσης ισούται:

Λύση (3/6) β) Θεωρείται το κατανεμημένο μοντέλο RC για να εξομοιώσει την γραμμή μεταφοράς, όπως φαίνεται στο σχήμα: Θα υπολογιστεί η καθυστέρηση του μοντέλου ώστε η τιμή της Uout να μεταβεί στο 10% της Uin.

Λύση (4/6) Υπολογίζεται η σταθερά χρόνου τD: Η Rs είναι η αντίσταση των transistors του driver, όταν αυτά είναι on. Αυτή είναι αντιστρόφως ανάλογη με το W του transistor.

Λύση (5/6) Τέλος υπολογίζεται ο χρόνος t0-10%:

Λύση (6/6) γ) Για να υπάρχει ελάχιστη καθυστέρηση στην απόκριση του κυκλώματος πρέπει η Rs να είναι ίση με τη Ζ0. Άρα υπολογίζονται τα μεγέθη των transistors από την σχέση που χρησιμοποιήθηκε στο προηγούμενο ερώτημα. Έτσι τα transistors θα είναι 350 φορές μεγαλύτερα από το minimum: nMOS: pMOS: