Τεχνολογία προηγμένων ψηφιακών κυκλωμάτων και συστημάτων 3η Παρουσίαση Eικόνα 5.16– Μεταβατική απόκριση CMOS Inverter Digital Integrated Circuits, 2nd edition, J. M. Rabaey, A. Chandrakasan, B. Nikolic Κορδώνη Μαρίνα A.Μ: 5992
Σκοπός της προσομοίωσης είναι να μελετήσουμε την καθυστέρηση διάδοσης του αντιστροφέα CMOS τεχνολογίας 0.25μm του σχήματος 5-15. Στοιχεία: Vin=2,5V CL=6fF (W/L)NMOS=1,5 (W/L)PMOS=4,5
Παρατηρούμε ότι τα αποτελέσματα μας είναι πολύ κοντά με αυτά που έχουμε υπολογίσει στο παράδειγμα. tpHL=45ps tpLH=30ps Επίσης μπορούμε να παρατηρήσουμε τα σημαντικά overshoots των σημάτων εξόδου . Αυτά προκαλούνται από τις χωρητικότητες πύλης-υποδοχής των τρανζίστορ του αντιστροφέα , που δημιουργούν απευθείας σύζευξη μεταξύ της απότομης βηματικής τάσης του κόμβου εισόδου και της εξόδου , πριν ακόμα τα τρανζίστορ αρχίσουν μα αντιδρούν στις αλλαγές της εισόδου. Τα overshoot αυτά έχουν σημαντικές επιδράσεις στις επιδόσεις της πύλης και εξηγούν γιατί οι καθυστερήσεις στην προσομοίωση είναι μεγαλύτερες από αυτές που υπολογίσαμε.