Η παρουσίαση φορτώνεται. Παρακαλείστε να περιμένετε

Η παρουσίαση φορτώνεται. Παρακαλείστε να περιμένετε

Κ. Διαμαντάρας Α. Βαφειάδης Τμήμα Πληροφορικής ΑΤΕΙ Θεσσαλονίικης 2011 Προηγμένες Αρχιτεκτονικές Υπολογιστών Εισαγωγή.

Παρόμοιες παρουσιάσεις


Παρουσίαση με θέμα: "Κ. Διαμαντάρας Α. Βαφειάδης Τμήμα Πληροφορικής ΑΤΕΙ Θεσσαλονίικης 2011 Προηγμένες Αρχιτεκτονικές Υπολογιστών Εισαγωγή."— Μεταγράφημα παρουσίασης:

1 Κ. Διαμαντάρας Α. Βαφειάδης Τμήμα Πληροφορικής ΑΤΕΙ Θεσσαλονίικης 2011 Προηγμένες Αρχιτεκτονικές Υπολογιστών Εισαγωγή

2 Στοιχεία επικοινωνίας Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα 2 Καθηγητής : Κώστας Διαμαντάρας URL: Τηλ Σημειώσεις, ανακοινώσεις και διαφάνειες στο Κ. Διαμαντάρας – Α. Βαφειάδης

3 Περιεχόμενα Μαθήματος Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα 3 Εισαγωγή: προηγμένες αρχιτεκτονικές και παράλληλη επεξεργασία, ταξινόμηση συστημάτων SISD, MISD, SIMD, MIMD, ταξινόμηση UMA, NUMA, μοντέλα μνήμης (κοινή μνήμη, κατανεμημένη μνήμη), μοντέλο μεταγωγής μηνυμάτων, πολυεπεξεργαστές, πολυυπολογιστές Τεχνολογία της μνήμης: τεχνολογία της ιεραρχημένης μνήμης, οργάνωση της μνήμης cache, τοποθέτηση και αναζήτηση δεδομένων στην cache, εκτίμηση επίδοσης μιας cache, μέθοδοι βελτίωσης της επίδοσης μιας cache, διαχείριση πολλαπλών cache, το πρόβλημα cache coherence, πρωτόκολλα snooping, directory-based Pipelining: Το pipeline των εντολών, οι φάσεις εκτέλεσης μιας εντολής, η γλώσσα DLX, pipeline της DLX, οι κίνδυνοι της pipeline, η pipeline της μονάδας κινητής υποδιαστολής, κανονικοποίηση, η πράξη της πρόσθεσης, η πράξη του πολλαπλασιασμού, έλεγχος της pipeline. Παράλληλος προγραμματισμός: ο Νόμος του Amdahl, σηματοφορείς, κλείδωμα, συγχρονισμός, αδιέξοδα και αποφυγή τους Παραλληλοποίηση: γράφος εξάρτησης, εμφωλευμένοι βρόχοι, απεικόνιση αλγορίθμων, μέθοδοι γραμμικής απεικόνισης, χρονοδρομολόγηση, βέλτιστες μέθοδοι χ/δ για ειδικές περιπτώσεις, ευρηστικές μέθοδοι χ/δ Clusters και Grids: σχεδιαστικές επιλογές, το cluster της Google Κ. Διαμαντάρας – Α. Βαφειάδης

4 Ασκήσεις Πράξης, αξιολόγηση, τελική βαθμολογία Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα 4 Στις ασκήσεις πράξης θα γίνεται μάθημα MPI (Message Passing Interface). MPI = βιβλιοθήκη για συγγραφή παράλληλων προγραμμάτων σε cluster αποτελούμενα από απλά desktop μηχανήματα (πχ. Windows) σε δίκτυο. Προαιρετικά: δήλωση εργασίας στο MPI με συμμετοχή στον τελικό βαθμό 30% (+ 70% ο βαθμός της τελικής γραπτής εξέτασης) Διαφορετικά τελικός βαθμός = 100% ο βαθμός της τελικής γραπτής εξέτασης Κ. Διαμαντάρας – Α. Βαφειάδης

5 Περιεχόμενα Πρώτου Κεφαλαίου Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα 5 Ημερομηνίες σταθμοί στην ανάπτυξη των υπολογιστών Βασικά αρχιτεκτονικά στοιχεία των σύγχρονων υπολογιστών Εξέλιξη της τεχνολογίας Αξιολόγηση της απόδοσης μιας αρχιτεκτονικής Η επίδοση της CPU Ο νόμος του Amdahl Κ. Διαμαντάρας – Α. Βαφειάδης

6 Το αρχιτεκτονικό μοντέλο Von Neumann Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα 6 Ιεραρχία Μνήμης ΜνήμηΚεντρική Μονάδα Επεξεργασίας Μονάδα Ελέγχου Καταχωρητές ALU Μετρητής Προγράμματος Συσκευή Εισόδου 1 Συσκευή Εισόδου Ν Συσκευή Εξόδου 1 Συσκευή Εξόδου Μ..... Είσοδος / Έξοδος Δίαυλος (Bus) μνήμης Δίαυλος (Bus) I/O Κ. Διαμαντάρας – Α. Βαφειάδης

7 Βάσεις της Αρχιτεκτονικής εξέλιξης Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα 7 Pipelining: επιτρέπει ταυτόχρονη εκτέλεση πολλαπλών εντολών, έστω και σε διαφορετικές φάσεις η κάθε μια, από μια μόνο κεντρική επεξεργαστική μονάδα Παραλληλισμός: επιτρέπει την ταυτόχρονη εκτέλεση πολλαπλών εντολών με χρήση πολλών επεξεργαστικών μονάδων και Αρχή της τοπικότητας των κλήσεων: καθιστά ανταποδοτική την χρήση της κρυφής μνήμης (cache) και της εικονικής μνήμης (virtual memory). Κ. Διαμαντάρας – Α. Βαφειάδης

8 Τεχνολογικές εξελίξεις Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα 8 Μείωση μεγέθους τρανζίστορ  αύξηση πλήθους τρανζίστορ στο chip. Μέγεθος chip περίπου σταθερό (1cm – 2cm) σε πλάτος και μήκος. Κ. Διαμαντάρας – Α. Βαφειάδης

9 Πλήθους τρανζιστορ ανά chip επεξεργαστή Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα 9 Κ. Διαμαντάρας – Α. Βαφειάδης

10 Εξέλιξη ταχύτητας ρολογιού CPU Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα 10 Παράδειγμα: Επεξεργαστές Intel Κ. Διαμαντάρας – Α. Βαφειάδης

11 Προκλήσεις αρχιτεκτονικής επεξεργαστών Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα 11 ~2004 : φτάσαμε στο όριο των τεχνολογικών καινοτομιών, είτε αφορούσαν την τεχνολογία του υλικού είτε αφορούσαν την βελτιστοποίηση της εκτέλεσης των εντολών Το πλήθος των τρανζίστορ δεν μπορεί να αυξάνει απεριόριστα Η ενέργεια που καταναλίσκεται από ένα επεξεργαστή σημαντικός παράγοντας σχεδίασης Μικρή αύξηση της ταχύτητας της μνήμης (συγκριτικά με την αύξηση της ταχύτητας του επεξεργαστή) Εκμετάλλευση τεχνικών όπως το pipelining, για την ταχύτερη εκτέλεση εντολών από ένα επεξεργαστή έφτασαν επίσης στα όριά τους με μικρές δυνατότητες περαιτέρω βελτίωσης Κ. Διαμαντάρας – Α. Βαφειάδης

12 Ο παραλληλισμός στο προσκήνιο: Επεξεργαστές πολλαπλών πυρήνων Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα 12 Αύξηση της ταχύτητας των υπολογιστών πλέον πολύ πιο φθηνή και ανταποδοτική με την εισαγωγή παραλληλισμού αντί της παραδοσιακής τεχνολογικής βελτίωσης ενός επεξεργαστή. Πολλοί επεξεργαστικοί πυρήνες (cores) σε ένα chip το οποίο ονομάζεται επίσης επεξεργαστής (προκαλώντας πολλές φορές σύγχυση!) Κ. Διαμαντάρας – Α. Βαφειάδης

13 Πολυπύρηνοι επεξεργαστές: Παράδειγμα 1 Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα 13 Intel Xeon (Nehalem): 8 πυρήνες Κ. Διαμαντάρας – Α. Βαφειάδης

14 Πολυπύρηνοι επεξεργαστές: Παράδειγμα 2 Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα 14 AMD Opteron (Magny Cours): 12 πυρήνες Κ. Διαμαντάρας – Α. Βαφειάδης

15 Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα Κ. Διαμαντάρας – Α. Βαφειάδης 15 Ταξινόμηση υπολογιστών κατά Flynn Instruction Stream: ροή εντολών Data Stream: ροή δεδομένων SingleMultiple Single SISDMISD Multiple SIMDMIMD

16 Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα Κ. Διαμαντάρας – Α. Βαφειάδης 16 SISD: Single Instruction - Single Data Ο απλός μονο-επεξεργαστής (όχι παράλληλο σύστημα) CU: Control Unit PU: Processing Unit M: Memory I/O: Input/Output IS: Instruction Stream DS: Data Stream CUPU M ISDS Ι/Ο

17 Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα Κ. Διαμαντάρας – Α. Βαφειάδης 17 MISD: Multiple Instruction - Single Data MISD = Pipeline Δεν υπάρχει αυτόνομος υπολογιστής τύπου MISD. Ωστόσο το pipelining εφαρμόζεται ευρέως σε υποσυστήματα, όπως το instruction pipeline. CU 2 PU 2 M IS 2 DS CU 1 PU 1 IS 1 CU Ν PU Ν IS Ν.... Μ Μ Μ

18 Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα Κ. Διαμαντάρας – Α. Βαφειάδης 18 SIMD: Single Instruction - Multiple Data Παράλληλος υπολογιστής. Η ίδια εντολή εκτελείται κάθε χρονική στιγμή σε διαφορετικά δεδομένα Προσκολλημένος σε κάποιο Host (πχ. Linux Pentium) CUPU 2 M1M1 IS DS 1 PU 1 PU Ν.... M2M2 MΝMΝ DS 2 DS Ν HostHost

19 Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα Κ. Διαμαντάρας – Α. Βαφειάδης 19 MIMD: Multiple Instruction - Multiple Data Ο πιο γενικός παράλληλος υπολογιστής Στέκεται αυτόνομος Χρήση γενικού σκοπού ΔΙΚΤΥΟΔΙΚΤΥΟ Κατανεμημένη μνήμη CU 1 PU 2 M1M1 IS 1 DS 1 PU 1 PU Ν.... M2M2 MΝMΝ DS 2 DS Ν IS 2 IS Ν CU 2 CU Ν Μ Μ Μ

20 Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα Κ. Διαμαντάρας – Α. Βαφειάδης 20 MIMD: Multiple Instruction - Multiple Data (2) CU 1 PU 2 M IS 1 DS 1 PU 1 PU Ν.... DS 2 DS Ν IS 2 IS Ν CU 2 CU Ν Κοινή μνήμη Bus Μ Μ Μ

21 Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα Κ. Διαμαντάρας – Α. Βαφειάδης 21 Υπολογιστές τύπου MIMD Πλεονεκτήματα MIMD Γενικού σκοπού Μπορούν να χτιστούν με κοινούς εμπορικούς επεξεργαστές (πχ. Intel Pentium) Τύποι MIMD 1. Πολυ-επεξεργαστές (κοινή μνήμη) 2. Πολυ-υπολογιστές (κατανεμημένη μνήμη)

22 Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα Κ. Διαμαντάρας – Α. Βαφειάδης 22 Πολυ-επεξεργαστής Κοινή Μνήμη Μ Επεξ. 1 cache 1 Bus Επεξ. 2 cache 2 Επεξ. N cache N..... Ι/Ο

23 Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα Κ. Διαμαντάρας – Α. Βαφειάδης 23 Πολυ-υπολογιστής Χωρικά Κατανεμημένη Μνήμη Μ1Μ1 Επεξ. 1 cache 1 Επεξ. 2 cache 2 Επεξ. N cache N..... Μ2Μ2 ΜΝΜΝ ΔΙΚΤΥΟ Ι/Ο

24 Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα Κ. Διαμαντάρας – Α. Βαφειάδης 24 Κατανομή μνήμης Χωρική κατανομή: κάθε επεξεργαστής έχει στη γειτονιά του μια δική του μνήμη (πχ. στην ίδια κάρτα). Συνδέεται με τη δική του μνήμη άμεσα. Με τις άλλες μνήμες συνδέεται μέσω δικτύου Λογική κατανομή: ο επεξεργαστής i εκδίδει διευθύνσεις μόνο για τη δική του μνήμη i. Δεν «βλέπει» τις άλλες μνήμες.

25 Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα Κ. Διαμαντάρας – Α. Βαφειάδης 25 Κατανεμημένη μνήμη - Δύο επιλογές Απλή κατανεμημένη μνήμη: Χωρικά κατανεμημένη και λογικά κατανεμημένη. Ο κόμβος i προσπελαύνει τα δεδομένα του κόμβου j με ανταλλαγή μηνυμάτων (message passing) Κοινή κατανεμημένη μνήμη: Χωρικά κατανεμημένη αλλά λογικά κοινή. Ο κάθε κόμβος i εκδίδει δευθύνσεις που βλέπουν όλες τις μνήμες σαν ένα σύνολο

26 Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα Κ. Διαμαντάρας – Α. Βαφειάδης 26 Σύγκριση κοινής μνήμης-ανταλλαγής μηνυμάτων Κοινή ΜνήμηΑνταλλαγή μηνυμάτων ΠρογραμματισμόςΕύκολος. Συμβατό με το γνωστό μοντέλο SISD Δύσκολος. Εκπαίδευση σε ανταλλαγή μηνυμ. Cache Διαχείριση πολλών cache με κοινά δεδομένα - Δίκτυο Bus Ευελιξία επιλογής ΕπεκτασιμότηταΔύσκολη ( Ν <16) Σχετικά εύκολη

27 Προηγμένες Αρχιτεκτονικές Η / Υ & Παράλληλα Συστήματα Κ. Διαμαντάρας – Α. Βαφειάδης 27 Κοινή κατανεμημένη μνήμη (Distributed Shared Memory) Συνδυασμός των θετικών από τους δύο κόσμους: Ευκολία προγραμματισμού Συμβατότητα με το κλασικό SISD Ευελιξία στην επεκτασιμότητα Μειονεκτήματα: Όχι ομοιόμορφος χρόνος προσπέλασης μνήμης Πολύπλοκη σχεδίαση (software-hardware)


Κατέβασμα ppt "Κ. Διαμαντάρας Α. Βαφειάδης Τμήμα Πληροφορικής ΑΤΕΙ Θεσσαλονίικης 2011 Προηγμένες Αρχιτεκτονικές Υπολογιστών Εισαγωγή."

Παρόμοιες παρουσιάσεις


Διαφημίσεις Google