2008-09 Ασκήσεις Αρχιτεκτονικής Υπολογιστών ακαδ. έτος 2008-2009.

Παρουσίαση με θέμα: "2008-09 Ασκήσεις Αρχιτεκτονικής Υπολογιστών ακαδ. έτος 2008-2009."— Μεταγράφημα παρουσίασης:

1 cslab@ntua 2008-09 Ασκήσεις Αρχιτεκτονικής Υπολογιστών ακαδ. έτος 2008-2009

2 cslab@ntua 2008-09 Άσκηση 1: caches

3 cslab@ntua 2008-09 Θεωρούμε το ακόλουθο κομμάτι κώδικα #define N 4 #define M 8 double c[N], a[N][M], b[M]; int i,j; for(i = 0; i < N; i++) for(j = 0; j < M; j++) c[i] = c[i] + a[i][j] * b[j]; Kάθε στοιχείο του πίνακα έχει μέγεθος 8 bytes Yπάρχει 1 επίπεδο κρυφής μνήμης, πλήρως συσχετιστικής, με LRU πολιτική αντικατάστασης, αποτελούμενη από 4 blocks δεδομένων μεγέθους 16 bytes Όλες οι μεταβλητές αποθηκεύονται σε καταχωρητές εκτός από τα στοιχεία των πινάκων Οι πίνακες αποθηκεύονται κατά γραμμές Η σειρά με την οποία γίνονται οι αναφορές είναι c, a, b, c. Αρχικά η cache είναι άδεια Βρείτε το συνολικό ποσοστό αστοχίας (miss rate) για τον παραπάνω κώδικα

4 cslab@ntua 2008-09 1 block = 16 bytes 1 στοιχείο = 8 bytes πίνακας αποθηκευμένος κατά γραμμές σε 1 block της cache θα απεικονίζονται 2 διαδοχικά στοιχεία του πίνακα, π.χ. a[i][j], a[i][j+1]

5 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache c[0]c[1] c[0] i=0,j=0 compulsory miss δηλαδή, αναφερόμαστε για 1 η φορά στα αντίστοιχα blocks…

6 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache c[0]c[1] a[0][0]a[0][1] i=0,j=0 c[0]compulsory miss a[0][0]compulsory miss LRU

7 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache c[0]c[1] a[0][0]a[0][1] b[0]b[1] i=0,j=0 c[0]compulsory miss a[0][0]compulsory miss b[0]compulsory miss LRU

8 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache c[0]c[1] a[0][0]a[0][1] b[0]b[1] i=0,j=0 c[0]compulsory miss a[0][0]compulsory miss b[0]compulsory miss c[0]hit LRU

9 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache c[0]c[1] a[0][0]a[0][1] b[0]b[1] i=0,j=1 c[0]hit LRU

10 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache c[0]c[1] a[0][0]a[0][1] b[0]b[1] i=0,j=1 c[0]hit a[0][1]hit LRU

11 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache c[0]c[1] a[0][0]a[0][1] b[0]b[1] i=0,j=1 c[0]hit a[0][1]hit b[1]hit LRU

12 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache c[0]c[1] a[0][0]a[0][1] b[0]b[1] i=0,j=1 c[0]hit a[0][1]hit b[1]hit c[0]hit LRU

13 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache c[0]c[1] a[0][0]a[0][1] b[0]b[1] i=0,j=2 c[0]hit LRU

14 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache c[0]c[1] a[0][0]a[0][1] b[0]b[1] a[0][2]a[0][3] i=0,j=2 c[0]hit a[0][2]compulsory miss LRU

15 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache c[0]c[1] b[2]b[3] b[0]b[1] a[0][2]a[0][3] i=0,j=2 c[0]hit a[0][2]compulsory miss b[2]compulsory miss LRU

16 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache c[0]c[1] b[2]b[3] b[0]b[1] a[0][2]a[0][3] i=0,j=2 c[0]hit a[0][2]compulsory miss b[2]compulsory miss c[0]hit LRU

17 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache c[0]c[1] b[2]b[3] b[0]b[1] a[0][2]a[0][3] i=0,j=3 c[0]hit LRU

18 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache c[0]c[1] b[2]b[3] b[0]b[1] a[0][2]a[0][3] i=0,j=3 c[0]hit a[0][3]hit LRU

19 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache c[0]c[1] b[2]b[3] b[0]b[1] a[0][2]a[0][3] i=0,j=3 c[0]hit a[0][3]hit b[3]hit LRU

20 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache c[0]c[1] b[2]b[3] b[0]b[1] a[0][2]a[0][3] i=0,j=3 c[0]hit a[0][3]hit b[3]hit c[0]hit LRU

21 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache c[0]c[1] b[2]b[3] b[0]b[1] a[0][2]a[0][3] i=0,j=4 c[0]hit LRU

22 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache c[0]c[1] b[2]b[3] a[0][4]a[0][5] a[0][2]a[0][3] i=0,j=4 c[0]hit a[0][4]compulsory miss LRU

23 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache c[0]c[1] b[2]b[3] a[0][4]a[0][5] b[4]b[5] i=0,j=4 c[0]hit a[0][4]compulsory miss b[4]compulsory miss LRU

24 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache c[0]c[1] b[2]b[3] a[0][4]a[0][5] b[4]b[5] i=0,j=4 c[0]hit a[0][4]compulsory miss b[4]compulsory miss c[0]hit LRU

25 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache c[0]c[1] b[2]b[3] a[0][4]a[0][5] b[4]b[5] i=0,j=5 c[0]hit a[0][5]hit b[5]hit c[0]hit LRU

26 cslab@ntua 2008-09 αναφορά στη μνήμηαποτέλεσμα c0 a00 b0 c0 m m m h c0 a01 b1 c0 h h h h c0 a02 b2 c0 h m m h c0 a03 b3 c0 h h h h c0 a04 b4 c0 h m m h c0 a05 b5 c0 h h h h c0 a06 b6 c0 h m m h c0 a07 b7 c0 h h h h 9 misses 23 hits c1 a10 b0 c1 h m m h c1 a11 b1 c1 h h h h c1 a12 b2 c1 h m m h c1 a13 b3 c1 h h h h c1 a14 b4 c1 h m m h c1 a15 b5 c1 h h h h c1 a16 b6 c1 h m m h c1 a17 b7 c1 h h h h 8 misses 24 hits

27 cslab@ntua 2008-09 αναφορά στη μνήμηαποτέλεσμα c2 a20 b0 c2 m m m h c2 a21 b1 c2 h h h h c2 a22 b2 c2 h m m h c2 a23 b3 c2 h h h h c2 a24 b4 c2 h m m h c2 a25 b5 c2 h h h h c2 a26 b6 c2 h m m h c2 a27 b7 c2 h h h h 9 misses 23 hits c3 a30 b0 c3 h m m h c3 a31 b1 c3 h h h h c3 a32 b2 c3 h m m h c3 a33 b3 c3 h h h h c3 a34 b4 c3 h m m h c3 a35 b5 c3 h h h h c3 a36 b6 c3 h m m h c3 a37 b7 c3 h h h h 8 misses 24 hits

28 cslab@ntua 2008-09 Συνολικά Accesses: 128 Misses: 34 Miss rate = 0.266 Εφαρμόστε την τεχνική του blocking για να βελτιώσετε την απόδοση του συστήματος μειώνοντας το ποσοστό αστοχίας.

29 cslab@ntua 2008-09 αναφορά στη μνήμη c0 a00 b0 c0 c0 a01 b1 c0 c0 a02 b2 c0 c0 a03 b3 c0 c0 a04 b4 c0 c0 a05 b5 c0 c0 a06 b6 c0 c0 a07 b7 c0 1 23 4 5 Τα b[0], b[1] χρησιμοποιούνται με τα a[0][0],a[0][1], a[1][0],a[1][1] για τον υπολογισμό των c[0],c[1] Αφού στην cache έχουμε ήδη τα c[0],c[1] και b[0],b[1] γιατί να μην τα ξαναχρησιμοποιήσουμε; c a b i j j i 6

30 cslab@ntua 2008-09 #define N 4 #define M 8 #define bs 2 double c[N], a[N][M], b[M]; int i,j; for(i = 0; i < N; i+=bs) for(j = 0; j < M; j+=bs) for(ii = i; ii < i + bs; ii++) for(jj = j; jj < j + bs; jj++) c[ii] = c[ii] + a[ii][jj] * b[jj]; c b a i i j j jj ii

31 cslab@ntua 2008-09 #define N 4 #define M 8 #define bs 2 double c[N], a[N][M], b[M]; int i,j; for(i = 0; i < N; i+=bs) for(j = 0; j < M; j+=bs) for(ii = i; ii < i + bs; ii++) for(jj = j; jj < j + bs; jj++) c[ii] = c[ii] + a[ii][jj] * b[jj]; c0 a00 b0 c0 m m m h c0 a01 b1 c0 h h h h c1 a10 b0 c1 h m h h c1 a11 b1 c1 h h h h 13 misses 51 hits c0 a02 b2 c0 h m m h c0 a03 b3 c0 h h h h c1 a12 b2 c1 h m h h c1 a13 b3 c1 h h h h c0 a04 b4 c0 h m m h c0 a05 b5 c0 h h h h c1 a14 b4 c1 h m h h c1 a15 b5 c1 h h h h c0 a06 b6 c0 h m m h c0 a07 b7 c0 h h h h c1 a16 b6 c1 h m h h c1 a17 b7 c1 h h h h

32 cslab@ntua 2008-09 c0 a00 b0 c0 m m m h c0 a01 b1 c0 h h h h c1 a10 b0 c1 h m h h c1 a11 b1 c1 h h h h c0 a02 b2 c0 h m m h c0 a03 b3 c0 h h h h c1 a12 b2 c1 h m h h c1 a13 b3 c1 h h h h c0 a04 b4 c0 h m m h c0 a05 b5 c0 h h h h c1 a14 b4 c1 h m h h c1 a15 b5 c1 h h h h c0 a06 b6 c0 h m m h c0 a07 b7 c0 h h h h c1 a16 b6 c1 h m h h c1 a17 b7 c1 h h h h c2 a20 b0 c2 m m m h c2 a21 b1 c2 h h h h c3 a30 b0 c3 h m h h c3 a31 b1 c3 h h h h c2 a22 b2 c2 h m m h c2 a23 b3 c2 h h h h c3 a32 b2 c3 h m h h c3 a33 b3 c3 h h h h c2 a24 b4 c2 h m m h c2 a25 b5 c2 h h h h3 c3 a34 b4 c3 h m h h c3 a35 b5 c3 h h h h c2 a26 b6 c2 h m m h c2 a27 b7 c2 h h h h c3 a36 b6 c3 h m h h c3 a37 b7 c3 h h h h

33 cslab@ntua 2008-09 Συνολικά Accesses: 128 Misses: 26 Miss rate = 0.203

34 cslab@ntua 2008-09 Άσκηση 2: caches

35 cslab@ntua 2008-09 Θεωρούμε το ακόλουθο κομμάτι κώδικα int i,j; double result, a[110][4]; for(i=0; i<4; i++) for(j=0; j<100; j++) result += a[j][i]*a[j+1][i] + 0.5; Υποθέσεις κάθε στοιχείο του πίνακα έχει μέγεθος 8 bytes υπάρχει 1 επίπεδο κρυφής μνήμης, πλήρως συσχετιστικής, με LRU πολιτική αντικατάστασης, αποτελούμενη από 100 blocks δεδομένων το μέγεθος του block είναι 32 bytes ο πίνακας είναι αποθηκευμένος στην κύρια μνήμη κατά γραμμές, και είναι «ευθυγραμμισμένος» ώστε το 1 ο στοιχείο του να απεικονίζεται στην αρχή μιας γραμμής της cache αρχικά η cache είναι άδεια

36 cslab@ntua 2008-09 Βρείτε ποιες από τις αναφορές στα στοιχεία του πίνακα a για όλη την εκτέλεση του παραπάνω κώδικα καταλήγουν σε misses στην cache. Υποδείξτε ποια είναι compulsory, ποια είναι capacity, και ποια conflict. Δώστε τον συνολικό αριθμό των misses.

37 cslab@ntua 2008-09 1 block = 32 bytes 1 στοιχείο = 8 bytes πίνακας αποθηκευμένος κατά γραμμές σε 1 block της cache θα απεικονίζονται 4 διαδοχικά στοιχεία του πίνακα, π.χ. a[i][j], a[i][j+1], a[i][j+2], a[i][j+3] επιπλέον πίνακας ευθυγραμμισμένος σε 1 block της cache θα απεικονίζεται 1 ολόκληρη γραμμή του πίνακα, δηλαδή a[i][j], a[i][j+1], a[i][j+2], a[i][j+3] όπου j%4=0

38 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache a[0][0]a[0][1]a[0][2]a[0][3] a[0][0]compulsory miss i=0,j=0 δηλαδή, αναφερόμαστε για 1 η φορά στα αντίστοιχα blocks…

39 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache a[0][0]a[0][1]a[0][2]a[0][3] a[1][0]a[1][1]a[1][2]a[1][3] a[0][0]compulsory miss i=0,j=0 a[1][0]compulsory miss

40 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache a[0][0]a[0][1]a[0][2]a[0][3] a[1][0]a[1][1]a[1][2]a[1][3] a[0][0]compulsory miss i=0,j=0 a[1][0]compulsory miss a[1][0]hit i=0,j=1

41 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache a[0][0]a[0][1]a[0][2]a[0][3] a[1][0]a[1][1]a[1][2]a[1][3] a[2][0]a[2][1]a[2][2]a[2][3] a[0][0]compulsory miss i=0,j=0 a[1][0]compulsory miss a[1][0]hit i=0,j=1 a[2][0]compulsory miss

42 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache a[0][0]a[0][1]a[0][2]a[0][3] a[1][0]a[1][1]a[1][2]a[1][3] a[2][0]a[2][1]a[2][2]a[2][3] a[0][0]compulsory miss i=0,j=0 a[1][0]compulsory miss a[1][0]hit i=0,j=1 a[2][0]compulsory miss Έτσι για i=0, j=2…99 θα έχουμε 1 hit + 1 comp. miss για κάθε επανάληψη του j

43 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache a[0][0]a[0][1]a[0][2]a[0][3] a[1][0]a[1][1]a[1][2]a[1][3] a[2][0]a[2][1]a[2][2]a[2][3] a[0][0]compulsory miss i=0,j=0 a[1][0]compulsory miss a[1][0]hit i=0,j=1 a[2][0]compulsory miss Έτσι για i=0, j=2…99 θα έχουμε 1 hit + 1 comp. miss για κάθε επανάληψη του j για i=0 θα έχουμε 2+99=101 misses, όλα compulsory

44 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache a[0][0]a[0][1]a[0][2]a[0][3] a[1][0]a[1][1]a[1][2]a[1][3] a[2][0]a[2][1]a[2][2]a[2][3] a[3][0]a[3][1]a[3][2]a[3][3] a[4][0]a[4][1]a[4][2]a[4][3] ………… a[98][0]a[98][1]a[98][2]a[98][3] a[99][0]a[99][1]a[99][2]a[99][3] a[99][0]compulsory miss i=0,j=99

45 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache a[100][0]a[100][1]a[100][2]a[100][3] a[1][0]a[1][1]a[1][2]a[1][3] a[2][0]a[2][1]a[2][2]a[2][3] a[3][0]a[3][1]a[3][2]a[3][3] a[4][0]a[4][1]a[4][2]a[4][3] ………… a[98][0]a[98][1]a[98][2]a[98][3] a[99][0]a[99][1]a[99][2]a[99][3] a[99][0]compulsory miss i=0,j=99 a[100][0]compulsory miss αντικατέστησε το LRU block που υπήρχε στην cache

46 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache a[100][0]a[100][1]a[100][2]a[100][3] a[0][0]a[0][1]a[0][2]a[0][3] a[2][0]a[2][1]a[2][2]a[2][3] a[3][0]a[3][1]a[3][2]a[3][3] a[4][0]a[4][1]a[4][2]a[4][3] ………… a[98][0]a[98][1]a[98][2]a[98][3] a[99][0]a[99][1]a[99][2]a[99][3] a[0][1]capacity miss i=1,j=0 διότι αντικαταστάθηκε λόγω έλλειψης χώρου το block που είχε έρθει στην cache κατά το παρελθόν και το περιείχε

47 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache a[100][0]a[100][1]a[100][2]a[100][3] a[0][0]a[0][1]a[0][2]a[0][3] a[1][0]a[1][1]a[1][2]a[1][3] a[3][0]a[3][1]a[3][2]a[3][3] a[4][0]a[4][1]a[4][2]a[4][3] ………… a[98][0]a[98][1]a[98][2]a[98][3] a[99][0]a[99][1]a[99][2]a[99][3] a[0][1]capacity miss i=1,j=0 a[1][1]capacity miss

48 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache a[100][0]a[100][1]a[100][2]a[100][3] a[0][0]a[0][1]a[0][2]a[0][3] a[1][0]a[1][1]a[1][2]a[1][3] a[3][0]a[3][1]a[3][2]a[3][3] a[4][0]a[4][1]a[4][2]a[4][3] ………… a[98][0]a[98][1]a[98][2]a[98][3] a[99][0]a[99][1]a[99][2]a[99][3] a[0][1]capacity miss i=1,j=0 a[1][1]capacity miss a[1][1]hit i=1,j=1

49 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache a[100][0]a[100][1]a[100][2]a[100][3] a[0][0]a[0][1]a[0][2]a[0][3] a[1][0]a[1][1]a[1][2]a[1][3] a[2][0]a[2][1]a[2][2]a[2][3] a[4][0]a[4][1]a[4][2]a[4][3] ………… a[98][0]a[98][1]a[98][2]a[98][3] a[99][0]a[99][1]a[99][2]a[99][3] a[0][1]capacity miss i=1,j=0 a[1][1]capacity miss a[1][1]hit i=1,j=1 a[2][1]capacity miss

50 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache a[100][0]a[100][1]a[100][2]a[100][3] a[0][0]a[0][1]a[0][2]a[0][3] a[1][0]a[1][1]a[1][2]a[1][3] a[2][0]a[2][1]a[2][2]a[2][3] a[4][0]a[4][1]a[4][2]a[4][3] ………… a[98][0]a[98][1]a[98][2]a[98][3] a[99][0]a[99][1]a[99][2]a[99][3] a[0][1]capacity miss i=1,j=0 a[1][1]capacity miss a[1][1]hit i=1,j=1 a[2][1]capacity miss Στις επόμενες επαναλήψεις θα έχουμε κυκλικές αντικαταστάσεις blocks, οπότε τα misses και τα hits θα ακολουθούν το ίδιο μοτίβο όπως και για i=0.

51 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache a[100][0]a[100][1]a[100][2]a[100][3] a[0][0]a[0][1]a[0][2]a[0][3] a[1][0]a[1][1]a[1][2]a[1][3] a[2][0]a[2][1]a[2][2]a[2][3] a[4][0]a[4][1]a[4][2]a[4][3] ………… a[98][0]a[98][1]a[98][2]a[98][3] a[99][0]a[99][1]a[99][2]a[99][3] a[0][1]capacity miss i=1,j=0 a[1][1]capacity miss a[1][1]hit i=1,j=1 a[2][1]capacity miss Στις επόμενες επαναλήψεις θα έχουμε κυκλικές αντικαταστάσεις blocks, οπότε τα misses και τα hits θα ακολουθούν το ίδιο μοτίβο όπως και για i=0. συνολικά θα έχουμε 4*101=404 misses

52 cslab@ntua 2008-09 αναφορά στη μνήμηπεριεχόμενα cache a[100][0]a[100][1]a[100][2]a[100][3] a[0][0]a[0][1]a[0][2]a[0][3] a[1][0]a[1][1]a[1][2]a[1][3] a[2][0]a[2][1]a[2][2]a[2][3] a[4][0]a[4][1]a[4][2]a[4][3] ………… a[98][0]a[98][1]a[98][2]a[98][3] a[99][0]a[99][1]a[99][2]a[99][3] a[0][1]capacity miss i=1,j=0 a[1][1]capacity miss a[1][1]hit i=1,j=1 a[2][1]capacity miss Conflict misses δεν έχουμε διότι η cache είναι fully associative → τα blocks δεδομένων μπορούν να απεικονιστούν οπουδήποτε στην cache

53 cslab@ntua 2008-09 Θεωρείστε πάλι τον αρχικό κώδικα. Ποια γνωστή τεχνική βελτιστοποίησης θα εφαρμόζατε στον κώδικα ώστε να μειωθούν τα misses; for(i=0; i<4; i++) for(j=0; j<100; j++) result += a[j][i]*a[j+1][i] + 0.5; στο σώμα του loop δεν υπάρχουν εξαρτήσεις, επομένως μπορούμε να εφαρμόσουμε αναδιάταξη βρόχων (loop interchange) for(j=0; j<100; j++) for(i=0; i<4; i++) result += a[j][i]*a[j+1][i] + 0.5; τώρα ο πίνακας προσπελαύνεται όπως είναι αποθηκευμένος → καλύτερη τοπικότητα αναφορών, αφού γειτονικά στοιχεία προσπελαύνονται σε διαδοχικές επαναλήψεις του εσωτερικού loop misses συμβαίνουν όταν αναφερόμαστε στο πρώτο στοιχείο κάθε γραμμής (i=0) → συνολικά έχουμε 100 misses