Συστήματα CAD Πανεπιστήμιο Θεσσαλίας Σχολή Θετικών Επιστημών

Παρουσίαση με θέμα: "Συστήματα CAD Πανεπιστήμιο Θεσσαλίας Σχολή Θετικών Επιστημών"— Μεταγράφημα παρουσίασης:

1 Συστήματα CAD Πανεπιστήμιο Θεσσαλίας Σχολή Θετικών Επιστημών
Ροή Πληροφορικής Δαδαλιάρης Αντώνιος:

2 Back-End Design

3 Back-End Design – Physical Design (1)
Microelectronic System ASIC Partitioning Floorplaning Placement Routing „City Design“ Πόλη Κτήριο Χωροτάκτης Αρχιτέκτονας Οικοδόμος Ηλεκτρολόγος

4 Back-End Design – Physical Design (2)

5 Back-End Design – Physical Design (3)

6 Partitioning (1) Partitioning ονομάζουμε την διαδικασία „διαίρεσης“ της σχεδίασής μας σε μικρότερες υποσχεδιάσεις, τις οποίες καλούμε blocks. Επιταχύνεται η διαδικασία σχεδίασης. Οι υποσχεδιάσεις μπορούν να επεξεργαστούν ανεξάρητα, ενώ η λειτουργικότητα του κυκλώματος παραμένει αναλλοίωτη. Απλοποίηση της διαδικασίας δρομολόγησης (routing) Ενδέχεται να επηρρεάσει την απόδοση του κυκλώματος. Στόχοι: Ελαχιτοποίηση των διασυνδέσεων μεταξύ των blocks (mincut problem). Ελαχιστοποίηση των καθυστερήσεων που οφείλονται στο partitioning. Περιορισμοί: Area Σύνολο blocks

7 Partitioning (2) Partitioning Algorithms:
Οι αλγόριθμοι που εφαρμόζονται στην διαδικασία του partitioning είναι NP-Complete (το πρόβλημα που καλούνται να επιλύσουν (min-cut problem) είναι NP-Complete). Χωρίζονται σε δύο βασικές κατηγορίες: Group Migration Algorithms Εκκίνηση από ένα τυχαίο αρχικό partitioning και μετακίνηση συγκεκριμένων components μεταξύ των υφιστάμενων blocks με στόχο την βελτίωση του τελικού αποτελέσματος. Αποδοτική μέθοδος. Simulated Annealing / Evolution Algorithms Επαναλαμβανόμενη εφαρμογή της διαδικασίας του partitioning χρησιμοποιώντας μια προκαθορισμένη συνάρτηση κόστους που καθορίζει τις μελλοντικές αποφάσεις. Απαιτεί πολλούς υπολογιστικούς πόρους. Ενδέχεται να υπάρξει μεγάλη καθυστέρηση για την επίτευξη του τελικού αποτελέσματος.

8 Partitioning (3)

9 Partitioning (4) Μετά την ολοκλήρωση του partitioning ο σχεδιαστής:
Μπορεί να υπολογίσει τον χώρο που καταλαμβάνει κάθε block. Γνωρίζει (κατά προσέγγιση) το σχήμα του κάθε block. Γνωρίζει τα inputs / outputs pins που απαιτούνται σε κάθε block. Δύναται να αναγνωρίσει (μέσω του netlist) όλες τις συνδέσεις που υπάρχουν μεταξύ των blocks.

10 Floorplanning (1) Στον κλάδο της αυτοματοποιημένης ηλεκτρονικής σχεδίασης (EDA – Electronic Design Automation) και των CAD εργαλείων, ως floorplan ορίζεται η σχηματική αναπαράσταση δοκιμαστικών χωροθετήσεων των βασικών δομικών στοιχείων του κυκλώματος. Στις σύγχρονες ροές σχεδίασεις τα προσχέδια αυτά δημιουργούνται κατά το στάδιο του floorplanning, το οποίο τοποθετείται στα αρχικά στάδια της συνολικής ροής σχεδίασης που εξετάζουμε. Στόχοι: Καθορισμός σχήματος και χωροθέτηση του εκάστοτε block. Χωροθέτηση των I/O pads. Καθορισμός του αριθμού και χωροθέτηση των power pads. Χωροθέτηση των highly connected blocks σε γειτονικά τμήματα του chip. Ελαχιστοποίηση του καταλαμβανόμενου (από το chip) χώρου. Ελαχιστοποίηση της καθυστέρησης.

11 Floorplanning (2) Input: Output: Blocks Block shapes Area estimation
Number of I/O terminals Netlist Output: Shapes Area Aspect ratio Block locations

12 Floorplanning (3) Soft Blocks: Hard Blocks:
Το σχήμα τους μπορεί να τροποποιηθεί. Οι θέσεις των input και output pins δεν είναι πλήρως καθορισμένες. Hard Blocks: Καθορισμένο (fixed) σχήμα Καθορισμένες (fixed) θέσεις για τα input και output pins.

13 Floorplanning (4) Aspect Ratio: No Bounds (κακή πρακτική)
With Bounds (lower bound < height/width <upper bound) Soft Blocks Hard Blocks

14 Floorplanning (4) Το σωστό floorplanning μιας σχεδίασης οδηγεί σε πολλαπλές βελτιστοποιήσεις: Μέγεθος chip Μήκος καλωδίου διασύνδεσης (wire length) Παρατηρούμενη καθυστέρηση στο critical path Routability Διάχυση θερμότητας ….

15 Floorplanning (5) Area estimation Wire length estimation
Το συνολικό μήκος καλωδίου γίνεται γνωστό μετά την ολοκλήρωση και του σταδίου της δρομολόγησης (routing).

16 Floorplanning (6) Μέθοδοι: Constrained based Linear programming
Rectangular dualization based Hierarchical tree based Simulated annealing and evolution algorithms Timing driven

17 Floorplanning (7)