Συνδυαστικά Κυκλώματα (Combinational Circuits) Εξοδος οποιαδήποτε στιγμή εξαρτάται μόνο από τις τιμές στην είσοδο την ίδια στιγμή

Ακολουθιακά Κυκλώματα (Sequential Circuits) Aποθηκεύουν κατάσταση (state) σε μορφή bits. Η έξοδος εξαρτάται από την είσοδο στο παρών και την παρούσα κατάσταση. Η επόμενη κατάσταση εξαρτάται από την παρούσα κατάσταση και είσοδο

Σύγχρονα και Ασύγχρονα Ακολουθιακά Κυκλώματα Aσύγχρονα: συμπεριφορά μπορεί να επηρεαστεί ανά πάσα στιγμή όταν αλλάζουν οι τιμές στην είσοδο Σύγχρονα: συμπεριφορά ορίζεται σε διάκριτα χρονικά σημεία συγχρονισμός επιτυγχάνεται με χρηση ρολογιού clock: παράγει μια περιοδική σειρά παλμών ακολουθιακά κυκλώματα με ρολόι σύγχρονα κυκλώματα βασίζονται σε ασύγχρονα και ρολόι

Σύγχρονα Ακολουθιακά Κυκλώματα με Ρολόι Η κατάσταση μπορεί να αλλάξει μόνο όταν υπάρξει παλμός στην είσοδο ρολογιού

Βασικά Κυκλώματα για Αποθήκευση Ασύγχρονα: Mανταλωτές - Latches τυπικά 1 ή 2 εισόδους αποθηκεύουν 1 bit (συνήθως στην κανονική και συμπληρωμένη μορφή του)

Βασικά Κυκλώματα για Αποθήκευση Σύγχρονα: Flip-Flops ή FF latches χρησιμοποιούνται για κτίσιμο flip-flops τυπικά 1 ή 2 εισόδους συνήθως μια επιπλέον είσοδος για ρολόι αποθηκεύουν 1 bit (συνήθως στην κανονική και συμπληρωμένη μορφή του)

Ακολουθιακά Κυκλώματα Mανταλωτές - Latches Flip-Flops Ανάλυση Ακολουθιακών κυκλωμάτων Σχεδιασμός Ακολουθιακών κυκλωμάτων D FF αχρησιμοποίητες καταστάσεις JK FF πίνακες διέγερσης VHDLγια ακολουθιακά κυκλώματα

SR Mανταλωτές - SR Latches Q ???

SR Mανταλωτές - SR Latches Q ???

SR Mανταλωτές - SR Latches Q ???

SR Mανταλωτές - SR Latches Q ???

SR Mανταλωτές - SR Latches Q ???

SR Mανταλωτές - SR Latches Q ???

SR Mανταλωτές - SR Latches Q ???

SR Mανταλωτές - SR Latches Q ???

SR Mανταλωτές - SR Latches Q ???

SR Mανταλωτές - SR Latches Q ???

SR Mανταλωτές - SR Latches Q ???

SR Mανταλωτές - SR Latches Q ???

SR Mανταλωτές - SR Latches Q ???

SR Mανταλωτές - SR Latches Q ???

SR Mανταλωτές - SR Latches Q ???

SR Mανταλωτές - SR Latches S R Q(t+1) 0 0 0 1 1 0 1 1

SR Mανταλωτές - SR Latches MNHMH S R Q(t+1) 0 0 Q(t) 0 1 0 1 0 1 1 1 Aπροσδιόριστη

SR Mανταλωτές - SR Latches Χρειάζεται loop για αποθήκευση 1 bit δυο καταστάσεις: 1 ή 0, Set ή Reset Διατηρεί κατάσταση οταν S=R=0 Απροσδιόριστη οταν S=R=1 και μετά S=R=0 S R Q(t+1) 0 0 Q(t) 0 1 0 1 0 1 1 1 Aπροσδιοριστη

S’R’ Mανταλωτές - S’R’ Latches S R Q(t+1) 1 1 0 1 1 0 0 0

S’R’ Mανταλωτές - S’R’ Latches Απροσδιόριστη συμπεριφορά όταν S=R=0 και μετά S=R=1 S R Q(t+1) 1 1 Q(t) 0 1 1 1 0 0 0 0 Aπροσδιόριστη

SR Latch με Είσοδο Ελέγχου Α Q(t+1) Q(t) 1 Aπροσδ. Β

SR Latch με Είσοδο Ελέγχου Α Q(t+1) Q(t) 1 Aπροσδ. Β Α Β Q(t+1) 1 1 Q(t) 0 1 1 1 0 0 0 0 Aπροσδιόριστη

SR Latch με Είσοδο Ελέγχου C=1 => A=S’, B=R’ (S’R’ latch αλλά με ‘‘αντίθετο πίνακα αλήθειας) Α Q(t+1) Q(t) 1 Aπροσδ. Β

D Latch Q(t+1) Q(t) 1

D Latch Για αποφυγή απροσδιόριστης συμπεριφοράς δεν επιτρέπει το D latch S’=R’=0 S’ R’ Q(t+1) 1 1 Q(t) 0 1 1 1 0 0 0 0 Aπροσδιόριστη Q(t+1) Q(t) 1

D Latch Για αποφυγή απροσδιόριστης συμπεριφοράς δεν επιτρέπει το D latch S’=R’=0 Q(t+1) Q(t) 1

Flip-Flops Η έξοδος ενός latch με είσοδο ελέγχου συνδεδεμένη με ρολόι, μπορεί να αλλάζει κατά την διάρκεια που το ρολόι έχει την τιμή 1 πχ για D latch η έξοδος θα είναι ίδια με την είσοδο

D Latch C D Q

D Latch C D Q

D Latch C D Q

D Latch C D Q

D Latch C D Q

Πρόβλημα με Latches Q D-Latch

Flip-Flops ΜΕΓΑ ΠΡΟΒΛΗΜΑ: λογω loops στα ακολουθιακά κυκλώματα, μπορεί να προκαλέσει απροσδιόριστη συμπεριφορά (η έξοδος να επηρεάζει την είσοδο ενός latch που με την σειρά του επηρεάζει την έξοδο κοκ) Λύση: ένας latch να μην μπορεί να ‘‘δει’’ την αλλαγή στην έξοδο του κατά την διάρκεια του ίδιου παλμού που προκάλεσε την αλλαγή

Μaster-Slave FF FF Αφέντη-Σκλάβου master slave

Μaster-Slave FF FF Αφέντη-Σκλάβου C=1 ενεργός master, έξοδος slave σταθερή C=0 master σταθερό, slave παίρνει τιμή master Περίπτωση απροσδιόριστης συμπεριφοράς; master slave

Προσομοίωση SR Master-Slave FF C S R Y Q

Προσομοίωση SR Master-Slave FF C S R Y Q

Προσομοίωση SR Master-Slave FF C S R Y Q

Προσομοίωση SR Master-Slave FF C S R Y Q

Προσομοίωση SR Master-Slave FF C S R Y Q

Προσομοίωση SR Master-Slave FF C S R Y Q

Προσομοίωση SR Master-Slave FF C S R Y Q

Προσομοίωση SR Master-Slave FF C S R Y Q

Προσομοίωση SR Master-Slave FF C S R Y Q

Προσομοίωση SR Master-Slave FF C S R Y Q

Προσομοίωση SR Master-Slave FF C S R Y Q

Προσομοίωση SR Master-Slave FF C S R Y Q

Προσομοίωση SR Master-Slave FF C S R Y Q

Προσομοίωση SR Master-Slave FF C S R Y Q

Προσομοίωση SR Master-Slave FF C S R Y Q

Προσομοίωση SR Master-Slave FF C S R Y Q

Προσομοίωση SR Master-Slave FF C S R Y Q Εξοδος ααλλάζει με καθυστέρηση Pulse-triggered Τι γίνεται όταν αλλάζει είσοδος;

JK FF (master-slave JK FF) Συμπεριφορά πάντοτε ορίζεται

Edge Triggered FF (Ακμοπυροδότηση) Αλλαγές στο FF γινόνται μόνο στις ακμές (transitions) του ρολογιού 0 σε 1 possitive-triggered ή 1 σε 0 negative triggered

D possitive-edge-triggered FF Τιμη του master: τιμή εισόδου την στιγμή του 0-1 transition Τιμή του slave: τιμή από τον master την στιγμή του 0-1 transition

Προσομοίωση D +ve edge FF C C’ C’’ D S R Q

Eπανάληψη Latches (Μανταλωτές) Latches με είσοδο ελέγχου Asynchronous Latches με είσοδο ελέγχου Level (+ve ή -ve) Master-Slave F/F Synchronous, Level (+ve ή -ve) 2 latches με είσοδο ελέγχου (μονή άρνηση) Εdge-Trigerred F/F Synchronous, Edge (+ve ή -ve) 2 latches με είσοδο ελέγχου (διπλή άρνηση)

SR latch(W), SR με είσοδο ελέγχου (X), SR MS FF(Y), SR FF (Z)

SR latch(W), SR με είσοδο ελέγχου (X), SR MS FF(Y), SR FF (Z)

Xρονικοί Παράμετροι Setup Time (ts χρονος προετοιμασίας): χρόνος πρίν το clock transition που πρέπει η τιμή εισόδου να είναι σταθερή Hold Time (th tχρόνος κρατήματος): χρόνος μετά το transition που πρέπει η τιμή εισόδου να είναι σταθερή Propagation Delay Time (tpd Xρόνος Αναμετάδοσης): χρόνος από το clock transition και σταθεροποίηση τιμής εξόδου tpd ? th

JK possitive-edge-triggered FF

Σύμβολα Latches ΜS FF FF

Στυλ Σχεδιασμού/ΕΠΛ121 Συνήθως συστήματα αποτελούνται από κοιλώματα μνήμης ίδιου τύπου Θα υποθέσουμε possitive edge triggered D FF Όταν αναφερόμαστε σε FF θα εννοούμε το πιο πάνω

Χαρακτηριστικοί Πίνακες FF Υπόθεση: παλμός μεταξύ t και t+1

Χαρακτηριστικοί Πίνακες FF Υπόθεση: παλμός μεταξύ t και t+1

Χαρακτηριστικές Εξισώσεις Για D FF, Q(t+1) = D(t) Για JΚ FF, Q(t+1)=

Χαρακτηριστικές Εξισώσεις Για D FF, Q(t+1) = D(t) Για JΚ FF, Q(t+1)= Q(t) J K Q(t+1) 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

Χαρακτηριστικές Εξισώσεις Για D FF, Q(t+1) = D(t) Για JΚ FF, Q(t+1)= Q(t) J K Q(t+1) 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0

Χαρακτηριστικές Εξισώσεις Για D FF, Q(t+1) = D(t) Για JΚ FF, Q(t+1)= JQ’ + K’Q

Διατήρηση Κατάστασης με D FF NCH’/CH Q(t+1) 0 Q(t) 1 D 2-1 mux D CLK Q Q’ 1 no change/change

Διατήρηση Κατάστασης με D FF NCH’/CH X 1 X Q D CLK no change/change

Διατήρηση Κατάστασης με D FF 2-1 mux 1 D no change/change

Άμεσες Είσοδοι Ειδικές εισόδοι για SETTING (θέση) ή RESETTING (μηδένιση) εξόδων FF

Aνάλυσης Ακολουθιακών Κυκλωμάτων Δεδομένου ενός ακολουθιακού κυκλώματος (περιέχει FF, ρολόι), καθορισμός: Αλγεβρική περιγραφή ακολουθιακών κυκλωμάτων Πίνακας Καταστάσεων Διάγραμμα Καταστάσεων

Eξισώσεις Εισόδου FF (Ιnput Equations) DA=AX+BX, DB=A’X, Y=(A+B)X’

Πίνακας Καταστάσεων (State table)

Πίνακας Καταστάσεων (State table)

Eπόμενη Κατάσταση FF Απο τιμή εισόδου FF, παρούσα κατάσταση και χαρακτηριστικό πίνακα Για D FF, Q(t+1) = D(t)

Πίνακας Καταστάσεων (State table) DA=AX+BX, DB=A’X, Y=(A+B)X’

Πίνακας Καταστάσεων (State table)

Πίνακας Καταστάσεων (ΙΙ)

Διάγραμμα Καταστάσεων

Διάγραμμα Καταστάσεων Τι κάνει αυτό το κύκλωμα;

Γενικά... Ένα ακολουθιακό κύκλωμα με n FF και m εισόδους χρειάζεται ένα πίνακα καταστάσεων με 2n+mσειρές η επόμενη κατάσταση θα πρέπει να περιέχει n στήλες (μια για κάθε FF) στήλη για κάθε έξοδο

Μοντέλα Mealy και Moore Τι είναι το παράδειγμα;

Παράδειγμα Eξίσωση εισόδου FF DA= AXY, και εξίσωση εξόδου Ζ = Α Μealy ή Μoore;

Τι κάνει αυτό το κύκλωμα; 0 00 0 0 0 01 1 1 0 10 1 1 0 11 0 0 1 00 1 1 1 01 0 0 1 10 0 0 1 11 1 1 Τι κάνει αυτό το κύκλωμα;

Τι κάνει αυτό το κύκλωμα; 0 00 0 0 0 01 1 0 0 10 1 0 0 11 0 0 1 00 1 1 1 01 0 1 1 10 0 1 1 11 1 1 Τι κάνει αυτό το κύκλωμα;

Τι κάνει αυτό το κύκλωμα;

Ανάλυση με JK FF JA= B, KA=BX’. JB=X’, KB=AX’+A’X 2 FF, 1 σήμα εισόδου

JA= B, KA=BX’. JB=X’, KB=AX’+A’X Πίνακας Καταστάσεων

Πίνακας Καταστάσεων JA= B, KA=BX’. JB=X’, KB=AX’+A’X 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 1 1 1 1 0 1 0 0 1 0 0 1 1 0 0 0 0 1 1 1 1 1 0 0 0

Πίνακας Καταστάσεων JA= B, KA=BX’. JB=X’, KB=AX’+A’X 0 1 1 0 1 1 0 1 1 0 1 1 0 0 1 0 0 0 0 1 1 1 1 0 1 0 0 1 0 0 1 1 0 0 0 0 1 1 1 1 1 0 0 0

Διάγραμμα Καταστάσεων

Σχεδιασμός Ακολουθιακών Κυκλωμάτων Διάγραμμα Καταστάσεων Πίνακας Καταστάσεων Ανάθεση κωδικών στις καταστάσεις Καθορισμός εξισώσεων εισόδου FFs (τύπος;) Kαθορισμός εξισώσεων εξόδου Απλοποίηση εξισώσεων Σχεδιασμός κυκλώματος

Παράδειγμα Σχεδιασμού Σχεδιάστε ακολουθιακό κύκλωμα που αναγνωρίζει σε μια σειρά bits στην είσοδο Χ του κυκλώματος την σειρά 1101. Όταν αναγνωρίζεται τέτοια είσοδος η έξοδος του κυκλώματος Ζ παίρνει την τιμή 1 Πχ Χ 0011011110111100101101101 00 Υ 000001000010000000000100100

Διάγραμμα Καταστάσεων

Πίνακας Καταστάσεων

Πίνακας Καταστάσεων

Ανάθεση Κωδικών σε Καταστάσεις Α:00, Β:01, C:11, D:10

Πίνακας Καταστάσεων Παρούσα Κατάσταση Είσοδος Επόμενη Κατάσταση Έξοδος Είσοδος Α Β Χ Α Β Ζ 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 1 1 1 1 0 1 0 0 0 0 0 1 0 1 0 1 1 1 1 0 1 0 0 1 1 1 1 1 0

Επιλογή FFs D type Παρούσα Κατάσταση Είσοδος Επόμενη Κατάσταση Έξοδος Είσοδος Α Β Χ Α Β Ζ DΑ DΒ 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 0 0 0 0 0 1 1 1 1 0 1 1 1 0 0 0 0 0 0 0 1 0 1 0 1 1 0 1 1 1 0 1 0 0 1 0 1 1 1 1 1 0 1 1

Εξισώσεις Εισόδου, Eξόδου DA=Σm(3,6,7), DB=Σm(1,3,5,7) Mε Κ-ΜΑPs DA= AB+BX DB= X Z = Σm(5) = ΑΒ’X

Πίνακες Διέγερσης (Excitation Tables)

Πίνακες Διέγερσης (Excitation Tables)

Σχεδιασμός με JKFF Παρούσα Κατάσταση Είσοδος Επόμενη Κατάσταση Έξοδος Είσοδος Α Β Χ Α Β Ζ JΑ KA JB KB 0 0 0 0 0 0 0 X 0 X 0 0 1 0 1 0 0 X 1 X 0 1 0 0 0 0 0 X X 1 0 1 1 1 1 0 1 X X 0 1 0 0 0 0 0 X 1 0 X 1 0 1 0 1 1 X 1 1 X 1 1 0 1 0 0 X 0 X 1 1 1 1 1 1 0 X 0 X 0

Σχεδιασμός με JKFF Παρούσα Κατάσταση Είσοδος Επόμενη Κατάσταση Έξοδος Είσοδος Α Β Χ Α Β Ζ JΑ KA JB KB 0 0 0 0 0 0 0 X 0 X 0 0 1 0 1 0 0 X 1 X 0 1 0 0 0 0 0 X X 1 0 1 1 1 1 0 1 X X 0 1 0 0 0 0 0 X 1 0 X 1 0 1 0 1 1 X 1 1 X 1 1 0 1 0 0 X 0 X 1 1 1 1 1 1 0 X 0 X 0

Εξισώσεις Εισόδου, Eξόδου Μετά από απλοποίηση JA=BX, KA= B’, JB=X, KB=X’ Z=AB’X

Aχρησιμοποίητες Καταστάσεις Eαν έχουμε 3 F/F αλλά χρησιμοποιούμε 5 καταστάσεις, πόσες καταστάσεις μένουν αχρησιμοποίητες; Κατα την διάρκεια απλοποίησης σαν don’t-care