Transistor sizing and energy minimization Όνομα Α.Μ. Έτος Παράδειγμα Κεττένης Χρίστος 6435 E΄ Rabaey 5.13

CMOS Inverter Chain Model Στη μελέτη και σχεδίαση ψηφιακών ηλεκτρονικών κυκλωμάτων CMOS, υφίσταται και το πρόβλημα της ελαχιστοποίησης της κατανάλωσης ενέργειας, η οποία επηρεάζει και τη απόδοση ή ταχύτητα του κυκλώματος. Η μελέτη για την ελαχιστοποίηση της κατανάλωσης ενέργειας γίνεται ως συνάρτηση του μεγέθους των transistors των κυκλωμάτων του συστήματος. Στόχος είναι η ελαχιστοποίηση της κατανάλωσης διατηρώντας όμως την απόδοση σε ένα κάτω όριο. Αυτή η μελέτη είναι θεωρητική και εμπειρική και για αυτό το λόγο δεν υπάρχει η δυνατότητα επιβεβαίωσης της με simulation.

Συνιστώσες προβλήματος Για τη μελέτη του προβλήματος θα γίνει μέσω του κυκλώματος του σχήματος, με τη χρήση μιας NOT – gate μεγέθους f, οδηγούμενη από άλλη μια ΝΟΤ – gate ελαχίστου μεγέθους. Τα χωρητικά φορτία εξόδου και εισόδου του προηγούμενου και επόμενου σταδίου, αντιστοίχως, εξομοιώνονται με τους πυκνωτές Cg1 και Cext. Θα ακολουθήσουν οι σχέσεις με τις οποίες θα παραχθούν οι γραφικές παραστάσεις της τάσης τροφοδοσίας και της κατανάλωσης ενέργειας συναρτήσει του μεγέθους του δεύτερου inverter της αλυσίδας. Η NOT αναφοράς έχει f = 1 και VDD = Vref = 2.5 V. Η τάση κατωφλίου (threshold voltage) στην τεχνολογία των 250 nm είναι VTE 0.5 V.

Σχέση τροφοδοσίας συναρτήσει του f (1/4) Η σχέση της καθυστέρησης μιας αλυσίδας από δύο inverters συναρτήσει του μεγέθους του δεύτερου, αφού ο πρώτος είναι ο inverter αναφοράς είναι η εξής, όπου F = CL/Cg1: Για λόγους ευκολίας στην ανάλυση θα υποθέσουμε ότι η internal χωρητικότητα του inverter είναι ίση με την χωρητικότητα των gates των transistors, άρα γ = 1. Έτσι η προηγούμενη σχέση παίρνει την ακόλουθη μορφή:

Σχέση τροφοδοσίας συναρτήσει του f (2/4) Η τιμή της βασικής καθυστέρησης tp0 είναι ανάλογη με τον λόγο VDD/(VDD – VTE), όπως φαίνεται και στην εξίσωση 5.21 του βιβλίου: όπου b, είναι σταθερά αναλογίας. Θεωρώντας , και f = 1 και tref, την καθυστέρηση του κυκλώματος αναφοράς, και η οποία ισούται με: θα ληφθεί ο λόγος tp/tpref να είναι ίσος με 1, αφού θέλουμε την καθυστέρηση του κυκλώματος να είναι το πολύ ίση με εκείνην του κυκλώματος αναφοράς.

Σχέση τροφοδοσίας συναρτήσει του f (3/4)

Σχέση τροφοδοσίας συναρτήσει του f (4/4)

Σχέση καταναλισκόμενης ενέργειας συναρτήσει του f (1/2) Η σχέση που δίνει την καταναλισκόμενη ενέργεια με είσοδο μια βηματική συνάρτηση (step function) είναι η εξής: Για να παρατηρήσουμε τη συμπεριφορά του κυκλώματος με την αλυσίδα των inverters, λαμβάνεται ο λόγος E/Εref, όπου Εref η ενέργεια που καταναλώνει το κύκλωμα αναφοράς με γ = f = 1 και για VDD = Vref, ισούται με: Αν η VDD αντικατασταθεί με την συνάρτηση που εξήχθη στο προηγούμενο στάδιο μπορούμε να πάρουμε τη γραφική παράσταση του E/Εref συναρτήσει του f.

Σχέση καταναλισκόμενης ενέργειας συναρτήσει του f (2/2)

Συμπεράσματα Όπως παρατηρείται από τη πρώτη γραφική, σε κάθε F αντιστοιχεί μια βέλτιστη τιμή του μεγέθους f, η οποία δίνει την ελάχιστη τιμή τάσης τροφοδοσίας VDD, ώστε καθυστέρηση της αλυσίδας των inverters να είναι ίση με εκείνη του κυκλώματος αναφοράς. Αυτά τα ελάχιστα είναι, όπως ήταν αναμενόμενο να είναι οι τιμές , αφού Ν = 2. Το άλλο που παρατηρείται είναι το γεγονός οι τιμές του f που δίνουν ελάχιστη VDD δεν είναι τα ίδια με εκείνα που δίνουν την ελάχιστη κατανάλωση ενέργειας, αλλά μικρότερες ειδικώς για μεγάλα F. Αυτό συμβαίνει αφού η εξάρτηση της ενέργειας από την τροφοδοσία είναι τετραγωνική και λόγω του ότι για μεγάλα F, οι βέλτιστες τιμές της VDD προσεγγίζουν τάση threshold VTE = 0.5 V. Για την πλέον αποτελεσματική σχεδίαση χρησιμοποιούνται οι ακέραιες τιμές του f ανάμεσα στα δύο ελάχιστα, της απόδοσης και της κατανάλωσης, για το κάθε F.