6/17/2015HY220: Ιάκωβος Μαυροειδής1 HY220 Dynamic Random Access Memory.

Παρουσίαση με θέμα: "6/17/2015HY220: Ιάκωβος Μαυροειδής1 HY220 Dynamic Random Access Memory."— Μεταγράφημα παρουσίασης:

1 6/17/2015HY220: Ιάκωβος Μαυροειδής1 HY220 Dynamic Random Access Memory

2 6/17/2015HY220: Ιάκωβος Μαυροειδής2 Memory Hierarchy SRAM DRAM

3 6/17/2015HY220: Ιάκωβος Μαυροειδής3 3 transistor DRAM cell Read Word Line Write Word Line Write Bit Line Read Bit Line Τιμή cell αποθηκεύεται στην χωρητικότητα του δυναμικού κόμβου: Refreshing λόγω ρευμάτων διαρροής (leakage) WWL RWL X X WBL RBL prechread S/A

4 6/17/2015HY220: Ιάκωβος Μαυροειδής4 SDRAM Memory System

5 6/17/2015HY220: Ιάκωβος Μαυροειδής5 SDRAM Chip Architecture

6 6/17/2015HY220: Ιάκωβος Μαυροειδής6 Example :Micron Double Data Rate SDRAM

7 6/17/2015HY220: Ιάκωβος Μαυροειδής7 Mode Register

8 6/17/2015HY220: Ιάκωβος Μαυροειδής8 Command Truth Table

9 6/17/2015HY220: Ιάκωβος Μαυροειδής9 Read Command (with auto precharge)

10 6/17/2015HY220: Ιάκωβος Μαυροειδής10 Read Command (without auto precharge)

11 6/17/2015HY220: Ιάκωβος Μαυροειδής11 Consecutive Read Bursts

12 6/17/2015HY220: Ιάκωβος Μαυροειδής12 Write Command (without auto precharge)

13 6/17/2015HY220: Ιάκωβος Μαυροειδής13 Read – Burst Stop - Write

14 6/17/2015HY220: Ιάκωβος Μαυροειδής14 Auto Refresh One autorefresh command every 70us : once every 7000 cycles at 100Mhz

15 6/17/2015HY220: Ιάκωβος Μαυροειδής15 DRAM Controller

16 6/17/2015HY220: Ιάκωβος Μαυροειδής16 DRAM Controller FSM