ΗΥ-220 Εισαγωγή. ΗΥ-220 – Ιάκωβος Μαυροειδής2 Contacts Mailing List –mail majordomo “subscribe hy220-list” Βοηθοί –Βλάχος Βαγγέλης –Μιχελογιαννάκης.

Παρουσίαση με θέμα: "ΗΥ-220 Εισαγωγή. ΗΥ-220 – Ιάκωβος Μαυροειδής2 Contacts Mailing List –mail majordomo “subscribe hy220-list” Βοηθοί –Βλάχος Βαγγέλης –Μιχελογιαννάκης."— Μεταγράφημα παρουσίασης:

1 ΗΥ-220 Εισαγωγή

2 ΗΥ-220 – Ιάκωβος Μαυροειδής2 Contacts Mailing List –mail majordomo “subscribe hy220-list” Βοηθοί –Βλάχος Βαγγέλης vlahos@csd.uoc.gr –Μιχελογιαννάκης Γιώργος mihelog@csd.uoc.gr Καθηγητής –Μαυροειδής Ιάκωβος jacob@csd.uoc.gr

3 ΗΥ-220 – Ιάκωβος Μαυροειδής3 Website –http://www.csd.uoc.gr/~hy220 –http://www.csd.uoc.gr/~hy220/lectures –http://www.csd.uoc.gr/~hy220/lab_ex.html

4 ΗΥ-220 – Ιάκωβος Μαυροειδής4 Grading Εργαστήρια 30% –3 Εργαστήρια Πρόοδος 20% –Υποχρεωτική Τελικός50 % –Βάση Τελικού 3.5

5 ΗΥ-220 – Ιάκωβος Μαυροειδής5 Who should attend this class ? Φοιτητές που: –Δεν γνωρίζουν H/W και θέλουν να αποκτήσουν απλές γενικές γνώσεις. –Θέλουν ένα εισαγωγικό μάθημα πριν από προχω- ρημένες εξειδικευμένες γνώσεις. –Θέλουν να γίνουν μηχανικοί υπολογιστών – να σχεδιάζουν και να κατασκευάζουν ολοκληρω- μένα κυκλώματα.

6 ΗΥ-220 – Ιάκωβος Μαυροειδής6 Lecture Plan (1) 1.Verilog ~2.5 weeks Basics, Advanced, Examples 2.System Design Flow~2 weeks VLSI, FPGAs, CAD tools, System on Chip 3.Finite State Machines~1.5 weeks 4.Sequential Logic Register, Latches

7 ΗΥ-220 – Ιάκωβος Μαυροειδής7 Lecture Plan (2) 5.Memory ~2 weeks SRAM, DRAM, Decoder, FIFO, CAM 6.Busses~1 weeks Protocols, Master/Slave, Synch/Asynch, MotherBoard 7.Clock~1 weeks Clock, Skew, Clock Trees, Asynchronous design 8.Schedulers~1 weeks Register, Latches