ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 2008

Παρουσίαση με θέμα: "ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 2008"— Μεταγράφημα παρουσίασης:

1 ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 2008
Νοε-18 ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2008 Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις Διδάσκουσα: Μαρία Κ. Μιχαήλ Πανεπιστήμιο Κύπρου Τμήμα Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις

2 ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 2008
Νοε-18 Περίληψη Προγραμματιζόμενες Λογικές Διατάξεις (Programmable Logic Devices – PLDs) Μνήμη μόνο Ανάγνωσης (Read-Only Memory -- ROM) Προγραμματιζόμενος λογικός πίνακας (Programmable Logic Array -- PLA) Προγραμματιζόμενη λογική πίνακα (Programmable Array Logic -- PAL) Προγραμματιζόμενες Λογικές Διατάξεις VLSI (FPGAs, CPLDs, κτλ) και όμως διαφέρουν! Νοε-18 Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις

3 Προγραμματιζόμενες Λογικές Διατάξεις (Programmable Logic Devices-PLDs)
ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 2008 Νοε-18 Προγραμματιζόμενες Λογικές Διατάξεις (Programmable Logic Devices-PLDs) Τυποποιημένα λογικά κυκλώματα που μπορούν να «προγραμματιστούν» ανάλογα, έτσι ώστε να υλοποιήσουν ένα συγκεκριμένο κύκλωμα «Προγραμματισμός» = διαδικασία (Η/W ή S/W) καθορισμού λογικής που θα υλοποιηθεί από ένα PLD Νοε-18 Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις

4 Προγραμματιζόμενη Λογική – Γιατί;
Γεγονότα (γενικά): Πιο οικονομική η παραγωγή IC σε μεγάλες ποσότητες Πολλοί σχεδιασμοί απαιτούνται μόνο σε μικρές ποσότητες Χρειάζεται ένα IC που να μπορεί να: Παράγετε σε μεγάλες ποσότητες Να υποστηρίζει πολλούς σχεδιασμούς σε μικρές ποσότητες Ένα προγραμματιζόμενο λογικό κομμάτι μπορεί να: Κατασκευαστεί σε μεγάλες ποσότητες Προγραμματιστεί έτσι ώστε να υλοποιεί μεγάλο αριθμό διαφορετικών σχεδιασμών μικρής παραγωγής Νοε-18 Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις

5 Προγραμματιζόμενη Λογική Επιπρόσθετα Πλεονεκτήματα
Προγραμματιζόμενη Λογική Επιπρόσθετα Πλεονεκτήματα Πολλά PLDs είναι field-programmable, δηλ., μπορούν να προγραμματιστούν εκτός του εργοστασίου κατασκευής Τα περισσότερα PLDs είναι διαγράψιμa (erasable) και επανα-προγραμματιζόμενα (re-programmable). Επιτρέπει “ενημέρωση” μιας συσκευής ή διόρθωση λαθών Επιτρέπει την επαναχρησιμοποίηση της συσκευής για διαφορετικό σχεδιασμό – καλύτερη δυνατή επαναχρησιμοποίηση! Ιδανικές για εργαστηριακά μαθήματα Τα PLDs μπορούν να χρησιμοποιηθούν για ένα πρωτότυπο σχεδιασμό, ο οποίος θα υλοποιηθεί τελικά σε κανονικό IC. Πολλά πρωτότυπα για την οικογένεια επεξεργαστών της Intel Pentium, υλοποιήθηκαν αρχικά από ειδικά συστήματα βασισμένα σε ένα μεγάλο αριθμό από προγραμματιζόμενες συσκευές VLSΙ! Νοε-18 Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις

6 Προγραμμαζόμενες Τεχνολογίες
ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 2008 Προγραμμαζόμενες Τεχνολογίες Νοε-18 Χρησιμοποιούνται για: Ενώσεις ελέγχου (καλυπτόμενος προγραμματισμός–mask programming, fuse, antifuse, στοιχείο μνήμης single-bit) Κτίσιμο πινάκων αναζήτησης (στοιχεία μνήμης) Έλεγχο αλλαγής τρανζίστορ = το φορτίο φυλάγετε σε μια “floating” πύλη τρανζίστορ με διάφορες μεθόδους: Διαγράψιμο Ηλεκτρικά Διαγράψιμο Flash (όπως για την μνήμη Flash) Νοε-18 Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις

7 Χαρακτηριστικά Τεχνολογίας
Μόνιμη – δεν μπορεί να αφαιρεθεί ούτε και να ξανά-προγραμματιστεί Καλυπτόμενος προγραμματισμός Fuse Antifuse Επανα-προγραμματιζόμενη Προσωρινή (Volatile) – Εάν η ισχύς του ολοκληρωμένου χαθεί τότε χάνεται και ο προγραμματισμός του Στοιχείο μνήμης Single-bit Μη-προσωρινή (Non-Volatile) Διαγράψιμη Ηλεκτρικά Διαγράψιμη Flash (όπως την μνήμη Flash) Νοε-18 Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις

8 Προγραμματιζόμενες Διατάξεις
Μνήμη Μόνο Ανάγνωσης (ROM) – ένας σταθερός αριθμός από πύλες AND και μια προγραμματιζόμενη διάταξη πυλών OR. Προγραμματιζόμενη Λογική Πίνακα (PAL)Ò – μια προγραμματιζόμενη διάταξη από πύλες AND που τροφοδοτούν μια σταθερή διάταξη πυλών OR. Προγραμματιζόμενος Λογικός Πίνακας (PLA) - μια προγραμματιζόμενη διάταξη από πύλες AND που τροφοδοτούν μια προγραμματιζόμενη διάταξη πυλών OR. Σύνθετη Προγραμματιζόμενη Λογική Διάταξη (CPLD) /Προγραμματιζόμενος Πίνακας Πεδίου Πύλης (FPGA) –πιο πολύπλοκες δομές – βλέπε παράρτημα του βιβλίου για προγραμματιζόμενες λογικές διατάξεις VLSI Νοε-18 Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις

9 Προγραμματιζόμενες Διατάξεις (συν.)
Χωρίζονται, συνήθως, σε 2 μέρη: (1) Διάταξη AND Επίσης, (2) Διάταξη OR I1 I2 … In . . . I1 F I2 F A A x x x In Α’ F = I1∙I2∙In I1 I2 … In . . . I1 F F Α’ A x x In F = I1 + In Νοε-18 Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις

10 Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις
ROM, PAL και PLA Προγραμματιζό-μενες Ενώσεις Είσοδοι Διάταξη AND (αποκωδικοποιητής) Προγραμματιζόμενη διάταξη OR Έξοδοι (a) ROM (PROM) Προγραμματιζό-μενες Ενώσεις Είσοδοι Προγραμματιζόμενη διάταξη AND Διάταξη OR Έξοδοι (β) PAL Προγραμματιζό-μενες Ενώσεις Προγραμματιζό-μενες Ενώσεις Είσοδοι Προγραμματιζόμενη διάταξη AND Προγραμματιζόμενη διάταξη OR Έξοδοι γ) PLA Νοε-18 Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις

11 Μνήμη Μόνο Ανάγνωσης (Read-Only Memory -- ROM)
Οι προγραμματιζόμενες ROM (PROM) έχουν: N γραμμές εισόδων, M γραμμές εξόδων, και 2N κωδικοποιημένους ελαχιστόρους (ή διευθύνσεις). Αμετάβλητη διάταξη AND με 2N εξόδους που υλοποιεί όλους τους ελαχιστόρους (συνήθως με Decoder). Προγραμματιζόμενη διάταξη OR με M εξόδους που σχηματίζει μέχρι και M αθροίσματα ελαχιστόρων. Ένα πρόγραμμα για ένα ROM ή PROM είναι ένας πίνακας αληθείας με πολλαπλό αριθμό εξόδων. Εάν έχουμε είσοδο 1 τότε γίνεται μια ένωση (σύνδεση) στον αντίστοιχο ελαχιστόρο για την αντίστοιχη έξοδο Εάν έχουμε 0, δεν γίνεται καμιά ένωση Μπορούμε να το δούμε σαν μια μνήμη με τις εισόδους ως διευθύνσεις δεδομένων, άρα ROM ή PROM! Νοε-18 Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις

12 Μνήμη Μόνο Ανάγνωσης (Read-Only Memory -- ROM)
1 … … M-1 N=0 1 N=1 N M 2N x M PROM … 2N-1 N=2N-1 2N x M bits N: ορίζει τον αριθμό των πιθανών διευθύνσεων (= 2N-1) Μ: ορίζει το μέγεθος των δεδομένων που φυλάγονται στην κάθε διεύθυνση Νοε-18 Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις

13 ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 2008
ROM -- Παράδειγμα ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 2008 Νοε-18 Παράδειγμα: 8 X 4 ROM (N = 3 είσοδοι, M= 4 έξοδοι) Η διάταξη "AND" είναι ένας “αποκωδικοποιητής” με 3 εισόδους και 8 εξόδους που υλοποιεί όλους τους ελαχιστόρους. Η προγραμματιζόμενη διά- ταξη "OR“ χρησιμοποιεί μια κάθετη γραμμή για την αναπαράσταση όλων των εισόδων στην πύλη ΟR. Ένα “x” στην διάταξη, αντιστοιχεί στην προσάρτηση του ελαχιστόρου στο OR Παράδειγμα: Για είσοδο (A2,A1,A0) = 001, η έξοδος είναι (F3,F2,F1,F0 ) = 0011. Τι είναι οι συναρτήσεις F3, F2 , F1 και F0 σε σχέση με τους όρους (A2, A1, A0); D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0 A B C F0 F1 F2 F3 X F3 = D7 + D5 + D2 = A2 A0 + A2’ A1 A0’ F2 = D7 + D0 = A2 A1 A0 + A2’ A1’ A0’ F1 = D4 + D1 = A1 A1’ A0’ + A2’ A1’ A0 F0 = D7 + D5 + D1 = A2 A0 + A1’ A0 Νοε-18 Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις

14 ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 2008
Νοε-18 ROM – Παράδειγμα (συν.) D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0 A B C F0 F1 F2 F3 X 3 2 1 1 1 1 1 2 1 3 4 1 5 1 1 6 7 1 1 1 23 x 4 bits F0 = m(1, 5, 7) F1 = m(1, 4) F2 = m(0, 7) F3 = m(2, 5, 7) F3 = D7 + D5 + D2 = A2 A0 + A2’ A1 A0’ F2 = D7 + D0 = A2 A1 A0 + A2’ A1’ A0’ F1 = D4 + D1 = A1 A1’ A0’ + A2’ A1’ A0 F0 = D7 + D5 + D1 = A2 A0 + A1’ A0 Νοε-18 Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις

15 ROM -- Παράδειγμα (συν.)
ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 2008 Νοε-18 ROM -- Παράδειγμα (συν.) Δεδομένης μιας ROM μεγέθους 2nxM, μπορούμε να υλοποιήσουμε οποιοδήποτε κύκλωμα με n εισόδους και Μ εξόδους. Πως; Υλοποιήστε το κύκλωμα για τις πιο κάτω συναρτήσεις, βάση της διπλανής PROM: F0(a,b,c) = a’b’+abc F1(a,b,c) = a’b’c’+ab+bc F2(a,b,c) = a’b’+c D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0 A B C F0 F1 F2 F3 F3 = D7 + D5 + D2 = A2 A0 + A2’ A1 A0’ F2 = D7 + D0 = A2 A1 A0 + A2’ A1’ A0’ F1 = D4 + D1 = A1 A1’ A0’ + A2’ A1’ A0 F0 = D7 + D5 + D1 = A2 A0 + A1’ A0 Νοε-18 Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις

16 Προγραμματιζόμενη Λογική Πίνακα (Programmable Array Logic -- PAL)
Το αντίθετο του ROM, μία προγραμματιζόμενη διάταξη από ANDs συνδυασμένη με αμετάβλητα ORs. Μειονέκτημα: Το ROM εγγυείται την υλοποίηση οποιονδήποτε M συναρτήσεων με N εισόδους. Το PAL είναι περιοριστικό, αφού έχει συγκεκριμένο αριθμό εισόδων στις πύλες OR. Πλεονεκτήματα: Για δεδομένη εσωτερική πολυπλοκότητα, ένα PAL μπορεί να έχει μεγαλύτερα N και M Κάποια PALs έχουν εξόδους που μπορούν να συμπληρωθούν, προσθέτοντας συναρτήσεις POS Δεν υπάρχουν υλοποιήσεις πολλαπλών επιπέδων στο ROM (χωρίς εξωτερικές ενώσεις από την έξοδο στην είσοδο). Το PAL έχει εξόδους από όρους OR ως εσωτερικούς εισόδους σε όλους τους όρους AND, κάνοντας την υλοποίηση κυκλωμάτων πολλαπλών επιπέδων εφικτή. Νοε-18 Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις

17 ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 2008
PAL -- Παράδειγμα ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 2008 Νοε-18 AND gates inputs 1 2 3 4 5 6 7 8 9 PAL με 4-εισόδους, 4-εξόδους και με αμετάβλητους όρους OR 3-εισόδων Ποιες είναι οι εξισώσεις από το F1 μέχρι το F4; Product term 1 X 2 X X F 1 3 I 1 A 4 X X X 5 X X F 2 6 X X I 2 B 7 X X F1 = A’B’ + C’ F2 = A’BC’ + AC + AB’ F3 = F4 = 8 X X F 3 9 X F3 = AD + BD + F1 = AD + BD + A’B+ C’ = AD + BD + A’B’ + C’ F4 = AB + CD + F1’ = AB + CD + (A’B’ + C’)’ = AB + CD + AC + BC I 3 C 10 X X 11 X X F 4 12 X I 4 I 4 D Νοε-18 Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις 1 2 3 4 5 6 7 8 9 Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις

18 Προγραμματιζόμενος Λογικός Πίνακας (Programmable Logic Array -- PLA)
Συγκριτικά με ROM και PAL, το PLA είναι το πιο ευέλικτο, αφού έχει μια προγραμματιζόμενη διάταξη από ANDs συνδυασμένη με μία προγραμματιζόμενη διάταξη από ORs. Πλεονεκτήματα: Ένα PLA μπορεί να έχει μεγάλο N και M και έτσι επιτρέπει την υλοποίηση εξισώσεων που είναι μη-πρακτικές για ένα ROM Ένα PLA επιτρέπει σε όλους τους όρους γινομένου να μπορούν να ενωθούν με όλες τις εξόδους, ξεπερνώντας έτσι το πρόβλημα των λιγοστών εισόδων στα PAL ORs Κάποια PLAs έχουν εξόδους που μπορούμε να πάρουμε το συμπλήρωμα τους, προσθέτοντας έτσι συναρτήσεις POS Μειονεκτήματα: Συχνά, ο αριθμός όρων γινομένου μειώνει την εφαρμογή ενός PLA. Η βελτιστοποίηση 2-επιπέδων κυκλωμάτων με πολλαπλές εξόδους μειώνει τον αριθμό των όρων γινομένων σε μια υλοποίηση, βοηθώντας έτσι την προσαρμογή του σε ένα PLA. Νοε-18 Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις

19 ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 2008
PLA -- Παράδειγμα ΗΜΥ 210: Λογικός Σχεδιασμός, Χειμερινό Εξάμηνο 2008 Νοε-18 Fuse intact Fuse blown 1 F 2 X A B C 3 4 A B A C B C Ποιες είναι οι εξισώσεις για το F1 και F2; Μπορεί το PLA να υλοποιήσει τις συναρτήσεις χωρίς τις XOR πύλες; F1 = AB +BC + AC F2 = (AB + A’B’)’ = (A’ + B’) (A + B) = A’B + AB’ No. If only SOP functions used, requires at least 5 AND gates. PLA 3-εισόδων, 3-εξόδων με με 4 όρους γινομένου Νοε-18 Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις Συνδυαστικές Προγραμματιζόμενες Λογικές Διατάξεις