Άσκηση Διεύθυνσης Μνήμης με cache Νεκτάριος Κοζύρης Άρης Σωτηρόπουλος Νίκος Αναστόπουλος.

Slides:



Advertisements
Παρόμοιες παρουσιάσεις
Indexing.
Advertisements

5 Οργάνωση υπολογιστών Εισαγωγή στην Επιστήμη των Υπολογιστών ã Εκδόσεις Κλειδάριθμος.
ΨΗΦΙΑΚΗ ΜΝΗΜΗ (RAM – ROM).
Κ. Διαμαντάρας Α. Βαφειάδης Τμήμα Πληροφορικής ΑΤΕΙ Θεσσαλονίικης 2011 Συστήματα Μνήμης – Οργάνωση κύριας μνήμης.
Βασικές Αρχές Ψηφιακής Τεχνολογίας
Κατανομή με ευρετήριο.
Συνάφεια Κρυφής Μνήμης σε Επεκτάσιμα Μηχανήματα. Συστήματα με Κοινή ή Κατανεμημένη Μνήμη  Σύστημα μοιραζόμενης μνήμης  Σύστημα κατανεμημένης μνήμης.
Cache Optimisations.
By Τζέρυ, Κώστας και Λέντι. είναι όρος που χρησιμοποιούμε για ηλεκτρονικές διατάξεις προσωρινής αποθήκευσης ηλεκτρονικές οι οποίες επιτρέπουν πρόσβαση.
Είδη των Cache Misses: 3C’s 1 Compulsory: 1 Compulsory: Συμβαίνουν κατά την πρώτη πρόσβαση σε ένα block. Το block πρέπει να κληθεί από χαμηλότερα επίπεδα.
Ασκήσεις Caches
Νεκτάριος Κοζύρης Άρης Σωτηρόπουλος Νίκος Αναστόπουλος
Κ. Διαμαντάρας Α. Βαφειάδης Τμήμα Πληροφορικής ΑΤΕΙ Θεσσαλονίικης 2011 Συστήματα Μνήμης – Βασικές Αρχές Cache.
1 Α. Βαφειάδης Αναβάθμισης Προγράμματος Σπουδών Τμήματος Πληροφορικής Τ.Ε.Ι Θεσσαλονίκης Μάθημα Προηγμένες Αρχιτεκτονικές Υπολογιστών Κεφαλαίο Τρίτο Συστήματα.
Μνημη τυχαιας προσπελασης (Random Access Memory - RAM)
1 Α. Βαφειάδης Αναβάθμισης Προγράμματος Σπουδών Τμήματος Πληροφορικής Τ.Ε.Ι Θεσσαλονίκης Μάθημα Προηγμένες Αρχιτεκτονικές Υπολογιστών Κεφαλαίο Τρίτο Συστήματα.
ΔΙΑΣΥΝΔΕΣΗ 8085 CPU με Μνήμη RAM/ROM (ADDRESS DECODING)
© Θέματα Φεβρουαρίου © Θέμα 1ο (30%): Έστω η παρακάτω ακολουθία εντολών που χρησιμοποιείται για την αντιγραφή.
Σχεδιασμός της Ιεραρχίας Μνήμης (1) Pedro Trancoso Τμήμα Πληροφορικής Πανεπιστήμιο Κύπρου.
1 Α. Βαφειάδης Αναβάθμισης Προγράμματος Σπουδών Τμήματος Πληροφορικής Τ.Ε.Ι Θεσσαλονίκης Μάθημα Προηγμένες Αρχιτεκτονικές Υπολογιστών Κεφαλαίο Τρίτο Συστήματα.
ΚΕΦΑΛΑΙΟ 3ο ΠΟΛΥΜΕΣΑ.
1 Α. Βαφειάδης Αναβάθμισης Προγράμματος Σπουδών Τμήματος Πληροφορικής Τ.Ε.Ι Θεσσαλονίκης Μάθημα Προηγμένες Αρχιτεκτονικές Υπολογιστών Κεφαλαίο Τρίτο Συστήματα.
© Processor-Memory (DRAM) Διαφορά επίδοσης Performance
Πρωτόκολλο IP.
ΨηφιοποίησηΨηφιοποίηση Οι περισσότερες μεταβολές επηρεάζονται από τον Η/Υ. Τα συστήματα μετατρέπονται ώστε να μπορούν να συνδέονται με Υπολογιστές.
19/4/2015B' ΤΑΞΗ ΨΗΦΙΑΚΟΣ ΚΟΣΜΟΣ 21 Αναπαράσταση ήχου εικόνας Μονάδες μέτρησης της μνήμης.
ΜΙΚΡΟΫΠΟΛΟΓΙΣΤΗΣ.
Processor-Memory (DRAM) Διαφορά επίδοσης Performance
Βάσεις Δεδομένων Ευαγγελία Πιτουρά 1 Ευρετήρια.
Βάσεις Δεδομένων Ευαγγελία Πιτουρά 1 Ευρετήρια.
1 Αρχιτεκτονική υπολογιστών Ενότητα 4 : Ενδιάμεση Μνήμη (Cache Memory) Φώτης Βαρζιώτης Ελληνική Δημοκρατία Τεχνολογικό Εκπαιδευτικό Ίδρυμα Ηπείρου.
Αρχιτεκτονική Υπολογιστών ΙΕΡΑΡΧΙΕΣ ΜΝΗΜΗΣ. Αρχιτεκτονική Υπολογιστών ΤΟΠΙΚΟΤΗΤΑ Χρονική Τοπικότητα (Temporal Locality) –μια λέξη μνήμης που χρησιμοποιήθηκε.
1 Διαχείριση Μνήμης Γενικά Εναλλαγή (Swapping) Συμπαγής Εκχώρηση (Contiguous Allocation) Σελιδοποίηση (Paging) Κατάτμηση (Segmentation) Κατάτμηση με Σελιδοποίηση.
Αρχιτεκτονική Υπολογιστών Ενότητα # 3: Ιεραρχία Μνήμης Διδάσκων: Γεώργιος Κ. Πολύζος Τμήμα: Πληροφορικής.
Κρυφή μνήμη (cache memory) (1/2) Εισαγωγή στην Πληροφορκή1 Η κρυφή μνήμη είναι μία πολύ γρήγορη μνήμη – πιο γρήγορη από την κύρια μνήμη – αλλά πιο αργή.
Διαφάνειες διδασκαλίας του πρωτότυπου βιβλίου μεταφρασμένες στα ελληνικά (μετάφραση, επιμέλεια: Δημήτρης Γκιζόπουλος, Πανεπιστήμιο Αθηνών) Οργάνωση και.
ΣΤΑΤΙΚΗ Ι Ενότητα 1 η : Ο ΔΙΣΚΟΣ ΚΑΙ Η ΔΟΚΟΣ Διάλεξη: Εισαγωγή στις γραμμές επιρροής. Καθηγητής Ε. Μυστακίδης Τμήμα Πολιτικών Μηχανικών Π.Θ. ΠΑΝΕΠΙΣΤΗΜΙΟ.
1 Είδη μέσων αποθήκευσης Πρωτεύοντα μέσα αποθήκευσης κεντρική μνήμη και όλες οι υπόλοιπες μνήμες (π.χ καταχωρητές, cache memory) Δευτερεύοντα μέσα αποθήκευσης.
Εικονική Μνήμη (virtual memory)
Θεωρήστε το λογικό χώρο διευθύνσεων που αποτελείται από 8 σελίδες των 1024 λέξεων (word) η καθεμία, που απεικονίζεται σε φυσική μνήμη 32 πλαισίων. Πόσα.
3.2 διάσπαση πακέτου σε κομμάτια
Ευρετήρια Βάσεις Δεδομένων Ευαγγελία Πιτουρά.
Έλεγχος ροής Παύσης και Αναμονής
Δυναμικός Κατακερματισμός
Είδη των Cache Misses: 3C’s
Δυαδικό Σύστημα Δεκαδικό Σύστημα Δεκαεξαδικό Σύστημα
Άθλημα Πετοσφαίρισης Βογιατζή Ίριδα-Βοϊλα Έφη.
ΟΙ ΜΙΚΡΟΕΠΕΞΕΡΓΑΣΤΕΣ ΤΗΣ INTEL
TCP/IP.
ΑΣΚΗΣΗ 3.
Τ.Ε.Ι. Κρήτης Τμ. Μηχανικών Πληροφορικής Αρχιτεκτονική Υπολογιστών
Analog vs Digital Δούρβας Ιωάννης ΙΩΑΝΝΗΣ ΔΟΥΡΒΑΣ.
Κεφάλαιο 7: Διαδικτύωση-Internet
Morgan Kaufmann Publishers
Θέματα Φεβρουαρίου
Επαναληπτικές ασκήσεις
Κεφάλαιο 1 Ψηφιακός κόσμος Κωδικοποίηση.
Ονοματεπώνυμο : ………………………. Τμήμα : Β…. α ή β
Ονοματεπώνυμο : Χρυσούλα Αγγελοπούλου Καθηγήτρια Πληροφορικής
Νεκτάριος Κοζύρης Άρης Σωτηρόπουλος Νίκος Αναστόπουλος
Ασκήσεις Caches
Διδασκαλία εννοιών προγραμματισμού με το Scratch για τις Ε’ και ΣΤ’ δημοτικού Η παρούσα σειρά μαθημάτων ΤΠΕ υλοποιήθηκε στο 15ο Δημοτικό Σχολείο.
Δυναμικός Κατακερματισμός
ΨΗΦΙΑΚΟΣ ΚΟΣΜΟΣ 4ο ΓΥΜΝΑΣΙΟ ΑΓΡΙΝΙΟΥ.
Είδη των Cache Misses: 3C’s
Είδη των Cache Misses: 3C’s
Είδη των Cache Misses: 3C’s
Είδη των Cache Misses: 3C’s
Είδη των Cache Misses: 3C’s
Δυναμικός Κατακερματισμός
Μεταγράφημα παρουσίασης:

Άσκηση Διεύθυνσης Μνήμης με cache Νεκτάριος Κοζύρης Άρης Σωτηρόπουλος Νίκος Αναστόπουλος

Δεδομένα Θεωρήστε ένα σύστημα μνήμης με μία cache: 4-way set associative μεγέθους 256ΚΒ, με cache line 8 λέξεων. Χαρακτηριστικά συστήματος μνήμης: μέγεθος της λέξης είναι 32 bits. 1 byte η μικρότερη μονάδα δεδομένων που μπορεί να διευθυνσιοδοτηθεί 64 bit εύρος διευθύνσεων μνήμης

Ζητούμενο Για τα επιμέρους πεδία στα οποία χωρίζεται μία διεύθυνση μνήμης σε μία τέτοια οργάνωση cache, υπολογίστε τον αριθμό των bits του καθενός. Παρουσιάστε ένα διάγραμμα που να δείχνει πώς διαχωρίζεται η διεύθυνση στα πεδία αυτά, και εξηγείστε τη σημασία του καθενός.

Σκεπτικό BLOCK ADDRESS BLOCK OFFSET bits Μία διεύθυνση χωρίζεται στα πεδία TAG INDEX BLOCK OFFSET ή Πόσα bits είναι το εύρος κάθε πεδίου;

Το μέγεθος της λέξης είναι 32 bits 32bits = 4Bytes 32b = 4B

Το μέγεθος της λέξης είναι 32 bits 32bits = 4Bytes 32b = 4B... cache block 8 λέξεων

ένα cache block αποτελείται από 8 words

TAG (? size) INDEX (?) BLOCK OFFSET (?) 64 bits Μία διεύθυνση bytes1 word2 words4 words8 words TAG (?) INDEX (?) BLOCK OFFSET BLOCK OFFSET = 5 bits ή log 2 32 = 5 bits 4 bytes8 bytes16 bytes32 bytes

ένα cache block αποτελείται από 8 words Το μέγεθος της λέξης είναι 32 bits 32bits = 4Bytes 32b = 4B

Το μέγεθος της λέξης είναι 32 bits 32bits = 4Bytes 32b = 4B... 4-way set associative...

... 4-way set associative... L γραμμές

... L γραμμές... μεγέθους 256KBytes

... L γραμμές L γραμμές L γραμμές L γραμμές... μεγέθους 256KBytes Δηλ.4×L×8×4Bytes= 256KBytes

... L γραμμές... μεγέθους 256KBytes Δηλ.4×L×8×4Bytes= 256KBytes Άρα, L = 2K = 2048, δηλ. κάθε way έχει 2048 γραμμές (blocks). Συνεπώς χρειάζονται 11 bits για το index.

64 bits Δηλ TAG INDEX BLOCK OFFSET 5 bits11 bits48 bits

Ζητούμενο (2) Σε ποιες θέσεις της cache μπορεί να απεικονιστεί το byte στη διεύθυνση μνήμης ;

= η οποία διασπάται στα επιμέρους πεδία: TAG INDEX BLOCK OFFSET 5 bits11 bits48 bits

TAG INDEX BLOCK OFFSET 5 bits11 bits48 bits Το byte θα βρίσκεται στην 8η ( ) θέση του block. To block αυτό, μπορεί να απεικονιστεί σε οποιαδήποτε από τις 4 θέσεις (4 way-set associative) με τιμή 156 ( ) της cache.

... «To block αυτό, μπορεί να απεικονιστεί σε οποιαδήποτε από τις 4 θέσεις (4 way-set associative) με τιμή 156 ( ) της cache.» 2048 Block/Line 156 associativity set 1 Block/Line 156 associativity set 2 Block/Line 156 associativity set 3 Block/Line 156 associativity set 4

Ζητούμενο (3) Ποιες θέσεις μνήμης μπορούν να απεικονιστούν στο σύνολο 244 της cache;

Απάντηση Όλες οι διευθύνσεις μνήμης που τα index bits είναι 244 ( ) TAG INDEX BLOCK OFFSET 5 bits11 bits48 bits x...xxxxxxxxxxxxxxxxxxxxxxx xxxxx

Ζητούμενο (4) Τι ποσοστό του συνολικού μεγέθους της cache αφιερώνεται για τα bits του tag;

Απάντηση Ένα cache block (cache line) αποτελείται από 256 bits δεδομένων, και του αντιστοιχεί 1 tag. Επομένως (έστω ότι δε λαμβάνουμε υπόψη το valid bit), το ποσοστό του μεγέθους της cache που αφιερώνεται για τα bits του tag είναι 48/(48+256) = 15.78%. 256 bits48 bits