ΗΥ120 "ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ" ΙCs

Υλοποιηση διακοπτων με MOS transistors x = "low" x = "high" Ενας απλος διακοπτης ελεγχομενος απο την μεταβλητη x Gate Source Drain Substrate (Body) NMOS transistor V G V V S D Απλοποιημενο συμβολο ενος NMOS transistor

"Συμπληρωματικος Διακοπτης" x = "high" x = "low" Ενας διακοπτης με την συμπληρωματικη συμπεριφορα Μπορει να θεωρηθει οτι ελεγχεται απο την μεταβλητη x´ Gate Drain Source V DD Substrate (Body) PMOS transistor V G V V S D Απλοποιημενο συμβολο ενος PMOS transistor

NMOS και PMOS transistors σε λογικα κυκλωματα V D V = 0 V V D D V G V = 0 V S Κλειστος διακοπτης Ανοικτος διακοπτης οταν V = V οταν V = 0 V G DD G (a) NMOS transistor V = V V V S DD DD DD V G V V V = V D D D DD Ανοικτος διακοπτης Κλειστος διακοπτης οταν V = V οταν V = 0 V G DD G (b) PMOS transistor

Μια πυλη NOT με τεχνολογια ΝΜΟS V DD R R + 5 V - V V f f V V x x (a) Πραγματικο Κυκλωμα (b) Απλοποιημενο κυκλωμα x f x f (c) Γραφικα συμβολα

Μια πυλη NAND με τεχνολογια NMOS V DD V f V x 1 x x f 1 2 1 V x 2 1 1 1 1 1 1 (a) Κυκλωμα (b) Πινακας Αληθειας x x 1 1 f f x x 2 2 (c) Γραφικα Συμβολα

Μια πυλη NOR με τεχνολογια NMOS Κυκλωμα Πινακας αληθειας Γραφικα συμβολα

Μια πυλη AND με τεχνολογια NMOS V V DD DD V f A V x 1 x x f 1 2 V x 2 1 1 1 1 1 Κυκλωμα Πινακες Αληθειας x x 1 1 f f x x 2 2 Γραφικα Συμβολα

Μια πυλη ΟR με τεχνολογια NMOS Κυκλωμα Κυκλωμα Πινακας αληθειας Γραφικα συμβολα

Δομη μιας πυλης NMOS

Δομη μιας πυλης CMOS

H πυλη ΝΟΤ με τεχνολογια CMOS V DD T 1 V V x f x T T f 1 2 T 2 on off 1 1 off on (a) Κυκλωμα (b) Πινακας Αληθειας και καταστασης των Transistors

H πυλη NAND με τεχνολογια CMOS Κυκλωμα Πινακας αληθειας και καταστασης των transistors

H πυλη NOR με τεχνολογια CMOS Πινακας αληθειας και καταστασης των transistors Κυκλωμα

H πυλη AND με τεχνολογια CMOS

Tι κανει αυτο το κυκλωμα?? f = x1´+x2´x3´

Και αυτο?? F = x1´ + x4´(x2´+x3´)

Επιπεδα τασης σε ενα κυκλωμα NAND CMOS Κυκλωμα Επιπεδα τασης

Αντιστοιχιση επιπεδων τασης σε επιπεδα λογικης x x f 1 2 1 x 1 1 1 f x 2 1 1 V V V x x f 1 2 1 1 L L H L H H (b) Συμβολο πυλης και πινακας αληθειας ΘΕΤΙΚΗΣ ΛΟΓΙΚΗΣ H L H H H L x x f 1 2 (a) Επιπεδα τασης 1 1 x 1 1 f x 1 2 1 (c) Συμβολο πυλης και πινακας αληθειας ΑΡΝΗΤΙΚΗΣ ΛΟΓΙΚΗΣ

Ερμηνεια των επιπεδων λογικης x x f 1 2 x 1 1 f x 2 1 V V V x x f 1 1 1 1 2 L L L L H L (b) ΘΕΤΙΚΗ ΛΟΓΙΚΗ H L L H H H x x f 1 2 (a)Επιπεδα τασης 1 1 1 x 1 1 1 f x 1 1 2 (c)ΑΡΝΗΤΙΚΗ ΛΟΓΙΚΗ

ΟικογενειεςΨηφιακων Ολοκληρωμενων Κυκλωματων Χαρακτηριζονται απο την τεχνολογια με την οποια υλοποιειται η βασικη πυλη της οικογενειας. Οι πιο συνηθισμενες ειναι οι: ΤΤL – Transistor-transistor Logic Σειρα 74ΧΧ ECL – Emitter Coupled Logic Σειρα 10k ή 100k MOS – Metal Oxide Semicoductor NMOS – N-type MOS CMOS – Complementary MOS Σειρα 4000ή 14000 ή 4500 I2L – Integrated Injection Logic Βαθμος ολοκληρωσης: SSI – Small Scale Integration 10 gates/chip MSI - Medium Scale Integration 100 gates/chip LSI – Large Scale Integration 1000 gates/chip VLSI – Very Large Scale Integration 10.000 gates/chip VHSI – Very High Scale Integration 100.000 gates/chip

Παρασταση λογικων τιμων με επιπεδα τασης

Βασικα χαρακτηριστικα των οικογενειων ICs Οικογ. Ταση τροφοδ. Επιπεδο τασης HIGH LOW TTL +5 V 2.4 … 5.0 0 … 0.4 ECL -5.2 V -0.95 … -0.7 -1.9 … -1.6 CMOS 3 … 15 V VDD 0 … 0.5 Ειδικα χαρακτηριστικα: ΤΤL Schottky TTL LS TTL CMOS ECL Δυνατοτητα οδηγησης 10 10 20 50 25 Καταναλωση ισχυος (mW) 10 22 2 0.1 25 Καθυστερηση διαδοσης (ns) 10 3 10 25 2 Περιθωριο θορυβου 0.4 0.4 0.4 3 0.2

Ενα chip της σειρας74ΧΧ (a) Dual-inline package V Gnd DD Gnd (b) Structure of 7404 chip

Υλοποιηση της συναρτησης f = x1x2 +x3x2´ V DD 7404 7408 7432 x 1 x 2 x 3 f

Απλοποιηση Συναρτησεων

Απλοποιηση συναρτησεων με την βοηθεια του Χαρτη Karnaugh (Καρνώ) Ο χαρτης Karnaugh αποτελειται απο τετραγωνα καθε ενα απο τα οποια αντιστοιχει σε εναν ελαχιστορο. Καθε συναρτηση μπορει να παρασταθει στον χαρτη Karnaugh. Με καταλληλες ομαδοποιησεις των τετραγωνων (δηλ. των ελαχιστορων) επιτυγχανεται η ελαχιστοποιηση της συναρτησης. Για δυο μεταβλητες εχουμε y 0 1 y 0 1 y 0 1 x 1 x 1 x 1 x´y´ x´y m0 m1 F = xy xy´ xy m2 m3 1 y 0 1 x 1 1 xy´+xy = x(y+y´)=x 1 1 x´y +xy = y(x´+x)=y F = xy´+ xy +x´y = x + y

Σχεση διαγραμματων Venn – Χαρτη Καρνω y 0 1 x 1 y x´ x´y y´ x´y´ => x xy´ xy Διαγραμμα Venn Χαρτης Καρνω

Χαρτης Καρνω 3 μεταβλητων yz 00 01 11 10 <= Κωδικας Gray x 1 x´y´z´ x´y´z x´yz x´yz´ x´yz´+ xyz´= yz´ xy´z´ xy´z xyz xyz´ x´y´z+x´yz+ xy´z+ xyz = z xy´z´+ xy´z+ xyz+ xyz´ = x yz 00 01 11 10 x 1 m0 m1 m3 m2 m4 m5 m7 m6 yz 00 01 11 10 x 1 F=x´yz+x´y´z+xy´z´+xy´z= 1 1 = x´y + xy´=xy 1 1

Χαρτης Καρνω 3 μεταβλητων (2) Χαρτης Καρνω 3 μεταβλητων (2) yz 00 01 11 10 x 1 F=x´yz+xy´z´+xyz+xyz´= 1 = yz + xz´ 1 1 1 yz 00 01 11 10 x 1 F=x´z+x´y+xy´z+yz = 1 1 1 =x´y +z 1 1 yz 00 01 11 10 x 1 F(x,y,z)= Σ(0,2,4,5,6) => 1 1 1 1 1 F = z´+xy´

Χαρτης Καρνω 4 μεταβλητων yz 00 01 11 10 wx 00 01 11 10 1 1 1 F = Σ (0,1,2,4,5,6,8,9,12,13,14)=> 1 1 1 F = y´+w´z´+xz´ 1 1 1 1 1 yz 00 01 11 10 wx 00 01 11 10 F= w´x´y´+ x´yz´+ w´xyz´+ wx´y´ 1 1 1 1 F = x´z´+ x´y´+ w´yz´ 1 1 1

Aπλοποιηση σε γινομενο αθροισματων yz 00 01 11 10 wx 00 01 11 10 F = Σ(0,1,2,5,9,10) 1 1 1 1 F = x´z´+ x´z´+ w´y´z 1 1 1 yz 00 01 11 10 wx 00 01 11 10 1 1 1 F´ = yz + wx + xz´ => 1 F = (y´+z´)(w´+x´)(x´+z) 1 1 1

Aπλοποιηση σε γινομενο αθροισματων yz 00 01 11 10 wx 00 01 11 10 1 1 F = w´y´+ xy+ wx´ 1 1 1 1 1 1 1 1 1 1 yz 00 01 11 10 wx 00 01 11 10 F´= w´x´y + wxy´ 1 1 1 1 1 1 => F=(w+x+y´)(w´+x´+y) 1 1 1 1 1 1 F = (w+x+y´) (w´+x´+y)

Υλοποιηση με πυλες NAND και NOR Εχουμε αποδειξει οτι οι πυλες NAND και NOR ειναι οικουμενικες, διοτι με αυτες μπορουμε να υλοποιησουμε τις βασικες πραξεις της αλγεβρας Boole δηλαδη την AND, την OR και την NOT. Επισης ισχυουν και οι πιο κατω σχεσεις (xy)´=x´+y´ x y x y x'+y'  (x+y)'=x'y' x y x y x'y'  x' x  

Υλοποιηση αποκλειστικα με πυλες NAND Ξεκιναμε απο αθροισμα γινομενων ή μετατρεπουμε την συναρτηση σε αθροισμα γινομενων. Υλοποιουμε καθε γινομενo με μια πυλη NAND ("γινομενα" μιας μεταβλητης υλοποιουνται με NAND δυο εισοδων με τις δυο εισοδους ενωμενες) Υλοποιουμε το αθροισμα με μια NAND

Παραδειγμα Να υλοποιηθει η F(x,y,z)=Σ(0,6) αποκλειστικα με πυλες NAND Βημα 1ο: Ελαχιστοποιηση με την βοηθεια του χαρτη Καρνω Βημα 2ο: F(x,y,z) = x'y'z'+xyz' Bημα 3ο δεν γινεται ελαχιστοποιηση yz 00 01 11 10 x 1 1 0 0 0 0 0 0 1 x' y' z' x y F

Υλοποιηση αποκλειστικα με πυλες NOR Ξεκιναμε απο γινομενο αθροισματων ή μετατρεπουμε την συναρτηση σε γινομενο αθροισματων. Υλοποιουμε καθε αθροισμα με μια πυλη NOR ("αθροισματα" μιας μεταβλητης υλοποιουνται με NOR δυο εισοδων με τις δυο εισοδους ενωμενες) Υλοποιουμε το γινομενο με μια NOR 

Παραδειγμα Να υλοποιηθει η F(x,y,z)=Π(1,2,3,4,5,7) αποκλειστικα με πυλες ΝΟR Βημα 1ο: Ελαχιστοποιηση με την βοηθεια του χαρτη Καρνω Βημα 2ο: F(x,y,z) = z'(x+y')(x'+y) Bημα 3ο yz 00 01 11 10 x 1 1 0 0 0 0 0 0 1 x y' x' y z'

Αλλες διεπιπεδες υλοποιησεις Πρωτο επιπεδο Δευτερο επιπεδο AND AND OR OR NAND NAND NOR NOR Νεες μη εκφυλισμενες διεπιπεδες υλοποιησεις Ευθυ Δυικο AND – OR – INVERT OR – AND – INVERT NAND – AND NOR - OR AND – NOR OR - NAND

Παραδειγμα yz 00 01 11 10 x AND-OR: F=x'y'z'+xyz' 1 1 0 0 0 1 AND-OR: F=x'y'z'+xyz' OR-AND: F=z'(x'+y)(x+y') 1 0 0 0 0 0 0 1 AND – OR – INVERT: F = (z+x'y+xy')' AND – NOR : F = >> NAND – AND : F = z'(x'y)'(xy')' OR – AND – INVERT : F = [(x+y+z)(x'+y'+z)]' OR – NAND : F = >> NOR – OR : F = (x+y+z)'+(x'+y'+z)'

Χαρτης Karnaugh με αδιαφορους ορους F(w,x,y,z) = Σ(1,3,7,11,15) d(w,x,y,z) = Σ(0,2,5) = don't care terms (αδιαφοροι οροι) yz 00 01 11 10 wx 00 01 11 10 X 1 1 X F=yz +w'x' X 1 F=yz +w'z F=yz +w'x'z

ΣΥΝΔΥΑΣΤΙΚΗ ΛΟΓΙΚΗ Υπαρχουν δυο κατηγοριες λογικων κυκλωματων Τα συνδυαστικα (Combinatorial), και Τα ακολουθιακα (Sequential) Στα συνδυαστικα κυκλωματα οι εξοδοι σε δεδομενη χρονικη στιγμη εξαρτωνται αποκλειστικα και μονον απο τις εισοδους την στιγμη εκεινη (και οχι απο το παρελθον του κυκλωματος). Στα ακολουθιακα κυκλωματα οι εξοδοι εξαρτωνται και απο την κατασταση των στοιχειων μνημης του κυκλωματος (δηλαδη απο την προηγουμενη ιστορια του κυκλωματος)

Συνδυαστικα κυκλωματα x1 x2 xn z1 z2 zm Συνδυαστικο κυκλωμα n μεταβλητες εισοδου m μεταβλητες εξοδου zi = fi (x1, x2,…, xn) i= 1, 2, m Με n εισοδους υπαρχουν 2n δυνατοι συνδυασμοι τιμων εισοδου. Για καθε δυνατο συνδυασμο εισοδων εχουμε ενα συνδυασμο τιμων εξοδου. Η πληρης περιγραφη του κυκλωματος απαιτει τον προσδιορισμο m συναρτησεων Boole των n μεταβλητων, ή ισοδυναμα εναν πινακα αληθειας με 2n γραμμες και m στηλες Υποθετουμε οτι οι μεταβλητες εισοδου ειναι διαθεσιμες μαζι με το συμπληρωμα τους

Διαδικασια σχεδιασμου Διατυπωση του προβληματος (σχεδιαστικου στοχου) καθορισμος του αριθμου μεταβλητων εισοδου και εξοδου Επιλογη συμβολων για την παρασταση των μεταβλητων εισοδου και εξοδου Κατασκευη του πινακα αληθειας απο την διατυπωση του προβληματος Απλοποιηση των m συναρτησεων Boole που αντιστοιχουν στις m εξοδους. Κριτηρια απλοποιησης: Ελαχιστοποιηση αριθμου πυλων ελαχιστοποιηση αριθμου εισοδων πυλης ελαχιστοποιηση χρονου διαδοσης ελαχιστοποιηση διασυνδεσεων Ελαχιστοποιηση οδηγουμενων πυλων (Fan-out) Σχεδιαση του λογικου διαγραμματος

Παραδειγμα: Σχεδιαση Αθροιστων Η προσθεση ειναι μια βασικη πραξη: 0+0=0, 0+1=1+0=1 1+1 =10 Εχουμε δυο ειδη αθροιστων: Τον ημιαθροιστη (half-adder) με δυο εισοδους, που εκτελει την προσθεση δυο δυαδικων ψηφιων, και τον πληρη αθροιστη (full-adder) με τρεις εισοδους,που εκτελει την προσθεση δυο δυαδικων ψηφιων και ενος κρατουμενου. Σχεδιαση ημιαθροιστη x y S(um) C(ary) Απο τον πινακα αληθειας εχουμε: C = xy και S=xy'+x'y = xy Half- Adder x y x y C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 S C

Σχεδιαση πληρους αθροιστη x y z C S 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 x y z Full Adder S C yz 00 01 11 10 yz 00 01 11 10 x 1 x 1 0 1 0 1 1 0 1 0 0 0 1 0 0 1 1 1 S=x'y'z+x'yz'+xy'z'+xyz= = x'(y'z+yz')+x(y'z'+yz)= = xyz C=xy +x'yz+xy'z= xy+z(x'y+xy')=xy+z(x y) x y S2 C2 S C S1 C1 S x y z HA HA C z

Παραδειγμα Σχεδιασης: Μετατροπη κωδικα Διατυπωση προβληματος: Μετατροπη του BCD σε excess-3 Πινακας Αληθειας abcd wxyz 0000 0011 0001 0100 0010 0101 0011 0110 0100 0111 0101 1000 0110 1001 0111 1010 1000 1011 1001 1100 cd 00 01 11 10 cd 00 01 11 10 ab 00 01 11 10 ab 00 01 11 10 0 1 1 1 1 0 0 0 0 0 1 1 0 0 1 X X X X 0 1 X X X X X X 1 0 X X z=d' x=bc'd'+b'd+b'c=b (c+d) cd 00 01 11 10 ab 00 01 11 10 cd 00 01 11 10 ab 00 01 11 10 0 1 0 1 0 1 0 0 0 0 0 0 1 1 1 X X X X 1 0 X X X X X X 1 1 X X y= c'd'+cd = cd w=a+bd+bc =a+b(d+c)

Διαδικασια Αναλυσης συνδυαστικων κυκλωματων Σταδια σχεδιασης: περιγραφη λειτουργιας ευρεση συναρτησεων Βoole εξοδων κατασκευη λογικου διαγραμματος Αναλυση ειναι η αντιστροφη λειτουργια: διδεται το λογικο διαγραμμα εξάγονται οι συναρτησεις Boole των εξοδων ευρισκεται η λειτουργια του κυκλωματος ή επαληθευεται η υποτιθεμενη λειτουργια του.

Διαδικασια Αναλυσης Συνδυαστικο ή ακολουθιακο?? (εχει μνημη ή οχι?) Εξαγωγη συναρτησεων Boole των εξοδων Βαζουμε συμβολα τις εισοδους Βαζουμε συμβολα στις εξοδους των πυλων πρωτου (n-στου) επιπεδου. Βρισκουμε τις αντιστοιχες συναρτησεις Boole GO TO (2), μεχρι να φτασουμε στις εξοδους. Εκφραζουμε τις εξοδους συναρτησει των εισοδων με επανειλημμένες αντικαταστασεις T2=abc T1 =a+b+c F2=ab+ac+bc=Carry(a,b,c) T3 =T1F2' F1 = T3+T2 = T1F2'+T2= =abc+(a+b+c)(ab+ac+bc)'= =a'bc'+a'b'c+ab'c'+abc= =c'(ab)+c(ab)' = = a bc =SUM(a,b,c) F1 F2 a b c Τ2 Τ1 F'2 T3

Διαδικασια Αναλυσης (συνεχεια) Συνδυαστικο ή ακολουθιακο?? (εχει μνημη ή οχι?) Ευρεση πινακα αληθειας Αν n ο αριθμος των εισοδων σχηματιζουμε τους 2n δυνατους συνδυασμους 0 και 1 γραφοντας τους δυαδικους απο το 0 εως 2n-1. Δινουμε ονοματα σε επιλεγμενες εξοδους πυλων Βρισκουμε τον πινακα αληθειας των εξοδων των πυλων που εχουν εισοδους μονο μεταβλητες εισοδου, κατοπιν των πυλων που εχουν εισοδους τις εξοδους αυτες κ.ο.κ μεχρι να φτασουμε στις τελικες εξοδους Carry SUM F1 F2 a b c Τ2 Τ1 F'2 T3 abc F2 F'2 T1 T2 T3 F1 000 0 1 0 0 0 0 001 0 1 1 0 1 1 010 0 1 1 0 1 1 011 1 0 1 0 0 0 100 0 1 1 0 1 1 101 1 0 1 0 0 0 110 1 0 1 0 0 0 111 1 0 1 1 0 1

Κυκλωματα πολλαπλων επιπεδων με πυλες NAND Ειδαμε πως γινεται η διεπιπεδη υλοποιηση με πυλες NAND των συναρτησεων Boole. => => Τωρα θα δουμε πως γινεται η υλοποιηση με πυλες NAND πολλαπλων επιπεδων. Απο την οικουμενικοτητα της πυλης NAND εχουμε: <=> <=> x' y' x+y x y (x'y')'=x+y x y <=>

Κυκλωματα πολλαπλων επιπεδων με πυλες NAND (2) Μετατροπη των AND,OR και ΝΟΤ σε εκφρασεις με πυλες NAND Πολυπλοκο Μετατροπη του λογικου διαγραμματος σε διαγραμμα με πυλες μονο NAND Υλοποιουμε το λογικο διαγραμμα με τις βασικες πυλες AND, OR και ΝΟΤ. Σχεδιαζουμε δευτερο λογικο διαγραμμα οπου αντικαθιστουμε τις πυλες AND, OR και ΝΟΤ με τα ισοδυναμα τους συναρτησει της NAND. Απαλειφουμε ζευγη αντιστροφεων εν σειρα. Απαλειφουμε αντιστροφεις με εισοδους τις μεταβλητες εισοδου του κυκλωματος και στην θεση τους βαζουμε το συμπληρωμα της εισοδου <=> x y x+y x' y' (x'y')'=x+y

Παραδειγμα πολυεπιπεδης υλοποιησης με πυλες NAND Διδεται η F = a(b+cd)+bc' Η βασικη δομη της ειναι αθροισμα ορων Υλοποιηση με AND, OR και ΝΟΤ c d b a c' F c d b' a b c'

Παραδειγμα πολυεπιπεδης υλοποιησης με πυλες NAND (2) c d b a c' F c d b' a b c' F

2o Παραδειγμα πολυεπιπεδης ολοκληρωσης με πυλες NAND Αυτη τη φορα η συναρτηση ειναι γινομενο ορων: F=(a+b')(cd+e) c d e a b' F c d e' a' b c d e' a' b

Αναλυση κυκλωματων πολλαπλων επιπεδων με NANDs H ευρεση της εξοδου ενος τετοιου κυκλωματος ειναι επιπονη. Η διαδικασια απλοποιειται αν πρωτα μετατρεψουμε το κυκλωμα σε κυκλωμα με πυλες AND , OR και ΝΟΤ c d b' a b c' F F c d b a c' c d b a c' F=bc'+a(b+cd) F

Οι Συναρτησεις ΧΟR {} και XNOR {} Ιδιοτητες των συναρτησεων  και  : xy = xy'+x'y και xy=xy+x'y' xy = yx x(yz) = (xy)z = xyz (xy)' = xy x0=x, xx=0, xy'=(xy)'= xy x1=x', xx'=1, x'y =(xy)'= xy Δεν ειναι οικουμενικες x xy' x y F F y x'y F= xy

Οι Συναρτησεις n και n ΟΡΙΣΜΟΙ: Η n ειναι μια συναρτηση n μεταβλητων με 2n/2 ελαχιστορους (-τους μισούς) οι οποιοι εχουν περιττο αριθμο 1s (ασσων). (π.χ. για n=4 o ελαχιστορος w'x'y'z, o οποιος γινεται 1 για wxyz=0001 εχει περιττο αριθμο 1s). H n ειναι μια συναρτηση n μεταβλητων με 2n/2 ελαχιστορους (- τους μισούς) οι οποιοι εχουν αρτιο αριθμο 0s (μηδενικων). (π.χ. για n=4 o ελαχιστορος w'x'yz, o οποιος γινεται 1 για wxyz=0011 εχει αρτιο αριθμο 0s).

Παραδειγμα για N=4 Οι χαρτες Karnaugh των συναρτησεων n και n φαινονται πιο κατω yz 00 01 11 10 wx 00 01 11 10 yz 00 01 11 10 wx 00 01 11 10 0 1 0 1 0 1 0 1 0 1 0 0 1 0 0 1 0 1 Περιττοι ασσοι Αρτια μηδενικα F1(w,x,y,z)= =Σ(1,2,4,7,8,11,13,14)= =w'x'y'z+w'x'yz'+w'xy'z'+ +w'x'yz+wxy'z+wxyz'+ +wx'y'z'+wx'yz= =wxyz F2(w,x,y,z)= =Σ(0,3,5,6,9,10,12,15)= =w'x'y'z'+w'x'yz+w'xy'z+ +w'xyz'+wx'y'z'+wxyz+ +wx'y'z+wx'yz'= =wxyz

Ιδιοτητες των συναρτησεων n και n Για n=περιττο δηλαδη n=2k+1: Οι ελαχιστοροι με περιττο αριθμο ασσων εχουν αρτιο αριθμο μηδενικων. Αυτο συνεπαγεται οτι 2k+1 = 2k+1 xyz = xyz . Για n = αρτιο δηλαδη για n = 2k: Οι ελαχιστοροι με περιττο αριθμο ασσων εχουν περιττο αριθμο μηδενικων δηλαδη δεν συμπιπτουν με τους ελαχιστορους με αρτιο αριθμο μηδενικων. Αυτο συνεπαγεται οτι 2k =(2k)' xy = (xy)' και wxyz = (wxyz)' (δες προηγουμενο παραδειγμα)

Παραδειγμα χρησιμοποιησης των XOR και XNOR πολλων μεταβλητων Σχεδιαση γεννητριας και ελεγκτη ισοτιμιας (parity generator and checker) Διατυπωση προβληματος: Να κατασκευασθει μια γεννητρια περιττης ισοτιμιας και ενας ελεγκτης ισοτιμιας για μηνυματα των 3 bits.(3 data bits και ενα parity bit) To P=1 αν το xyz εχει αρτιο • Το C=0 αν ο αριθμος ασσων αριθμο ασσων, δηλ.ειναι P=0 στο xyzP ειναι περιττος αν το xyz εχει περιττο # ασσων (περιττη ισοτιμια) x y z Ελεγκτης περιττης ισοτιμιας C C=0 => OK Γεννητρια περιττης ισοτιμιας P

Σχεδιαση Γεννητριας και Ελεγκτη Ισοτιμιας Γεννητρια περιττης ισοτιμιας: Απο την διατυπωση στο τελος του προηγουμενου slide προκυπτει οτι P = (xyz)' (το P = 0 οταν το xyz εχει περιττο αριθμο ασσων) P = (xyz)'= (xyz)'= xyz' = (x  y)z = xyz0 Eλεγκτης περιττης ισοτιμιας: Απο την διατυπωση στο τελος του προηγουμενου slide προκυπτει οτι: C = (Pxyz)'=Pxyz x y z' x y z P P  Γεννητρια/Ελεγκτης x y z P x y z C P---• 0---• • Ελεγκτης Ισοτιμιας

7 Segment displays Χρησιμοποιειται για την παρασταση των δεκαδικων ψηφιων. Αποτελειται απο 7 LEDs (light emmitting diodes). H αφη των LEDs ελεχεται απο ενα λογικο κυκλωμα με εισοδους τα 4 δυαδικα ψηφια του κωδικα BCD και 7 εξοδους a Fa Fg w x y z 7 segment display driver b d c e f g

Σχεδιαση του οδηγου του ενδεικτη 7 σημειων Διατυπωση του προβληματος: Εχει γινει στο προηγουμενο slide Ευρεση της συναρτησης Boole για την εξοδο Fa η οποια ελεγχει την LED a. Πινακας Αληθειας # wxyz Fa 0 0000 1 1 0001 0 2 0010 1 3 0011 1 4 0100 0 5 0101 1 6 0110 1 7 0111 1 8 1000 1 9 1001 1 wx 00 01 11 10 yz 00 01 11 10 0 1 1 0 1 1 1 X X X X 1 1 X X Fa = w+y+xz+x'z' = w+y+xz

yz 00 01 11 10 x 1 1 0 0 0 0 0 0 1