ΗΜΥ 100: Εισαγωγή στην Τεχνολογία Διάλεξη 17 Εισαγωγή στα Ψηφιακά Συστήματα: Μέρος Γ TΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΠΟΛΥΤΕΧΝΙΚΗ.

Παρουσίαση με θέμα: "ΗΜΥ 100: Εισαγωγή στην Τεχνολογία Διάλεξη 17 Εισαγωγή στα Ψηφιακά Συστήματα: Μέρος Γ TΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΠΟΛΥΤΕΧΝΙΚΗ."— Μεταγράφημα παρουσίασης:

1 ΗΜΥ 100: Εισαγωγή στην Τεχνολογία Διάλεξη 17 Εισαγωγή στα Ψηφιακά Συστήματα: Μέρος Γ TΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΥΠΡΟΥ 6 Νοεμβρίου, 2003 Χρυσάνθη Πρέζα, D.Sc. Επισκέπτρια Επίκουρη Καθηγήτρια

2 Περίληψη Ανακοινώσεις Επανάληψη –Ψηφιακή Αναπαράσταση Πληροφορίας –Κώδικας ASCII Δυαδική Λογική Διατάξεις ψηφιακής λογικής

3 Ανακοινώσεις Υπενθύμιση: Η τελευταία μέρα για να δηλώσετε το θέμα της μελέτης σας είναι σήμερα 6/11/03 Εργασία: ΚΟ7 –Ημερομηνία παραδόσεως 10/11/03 Το εργαστήριο ρομποτικής θα είναι ανοικτό την Παρασκευή 7/11/2003 μεταξύ 2:30-5:30μμ Το κέντρο υπολογιστών θα είναι ανοικτό όλα τα επόμενα σαββατοκύριακα μέχρι τις 5/12/03. –Σάββατο 09:00-17:00 –Κυριακή 09:00-13:00

4 Κώδικας ASCII Για την αναπαράσταση γραμμάτων και άλλων συμβόλων σε δυαδικά ψηφία  αλφαριθμητικός κώδικας (alphanumeric code) ASCII = American Standard Code for Information Interchange ή Αμερικανικός πρότυπος κώδικας για την ανταλλαγή πληροφοριών Συμπεριλαμβάνει 128 αλφαριθμητικά στοιχεία: –94 στοιχεία που μπορούν να εκτυπωθούν (26 κεφαλαία and 26 μικρά γράμματα, 10 αριθμούς, 32 ειδικά σύμβολα) –34 στοιχεία που δεν μπορούν να εκτυπωθούν (χαρακτήρες που χρησιμοποιούνται στον έλεγχο υπολογιστών) Χρησιμοποιεί 7 δυαδικά ψηφία για την παρουσίαση των 128 αλφαριθμητικών στοιχείων

5 ASCII Table A 6 A 5 A 4 A 3 A 2 A 1 A 0

6 ASCII με Δυαδικό Ψηφίο Ισοτιμίας Το δυαδικό ψηφίο ισοτιμίας (parity bit) χρησιμοποιείται για την ανίχνευση λαθών σε δεδομένα επικοινωνίας και υπολογισμού Δηλαδή προστίθεται ένα 8 ο ψηφίο στον κώδικα ASCII Ζυγή (Περιττή) ισοτιμία: τοποθετείτε το ψηφίο ισοτιμίας έτσι ώστε ο συνολικός αριθμός των ψηφίων που έχουν την τιμή 1 μέσα στον οκταψήφιο κώδικα να είναι ζυγός (περιττός) Παράδειγμα: –Κάνε τον επταψήφιο κώδικα 1011011 σε οκταψήφιο κώδικα με ζυγή ισοτιμία  11011011 –Κάνε τον επταψήφιο κώδικα 1011011 σε οκταψήφιο κώδικα με περιττή ισοτιμία  01011011

7 Δυαδική Λογική Ασχολείται με λογικές πράξεις και δυαδικές μεταβλητές που μπορούν να πάρουν τις δύο διακριτές τιμές 0 και 1 (ή αντιστοίχως σωστό και λάθος) Τρεις βασικές πράξεις: Αντιστροφή (ΝΟΤ), ΚΑΙ (ΑΝD), Ή (OR) Δυαδικές / λογικές μεταβλητές αναπαριστούνται με γράμματα: Α, Β, … Δυαδική λογική συνάρτηση: F(μεταβλητές) = έκφραση

8 Δυαδική Λογική Συνάρτηση F(μεταβλητές) = έκφραση Παράδειγμα : F(a,b) = a ’ b + b ’ G(x,y,z) = x (y+z ’ ) Σύνολο δυαδικών μεταβλητών Τελεστές ( +,, ’ ) Τελεστές ( +,, ’ ) Μεταβλητές Μεταβλητές Σταθερές ( 0, 1 ) Σταθερές ( 0, 1 ) Παρενθέσεις Παρενθέσεις

9 Βασικοί Λογικοί Τελεστές (Basic Logic Operators) AND (επίσης, ) OR (επίσης +, ) NOT (επίσης ’, ) F(a,b) = a b, διαβάζεται: η F είναι 1 αν και μόνο αν το a = b = 1 G(a,b) = a+b, διαβάζεται: η G είναι 1 αν το a = 1 ή το b = 1 H(a) = a ’, διαβάζεται: η H είναι 1 αν το a = 0 Δυαδικοί (Binary) Μοναδιαίος (Unary)

10 Βασικές Λογικές Πράξεις 1-bit logic AND μοιάζει με δυαδικό πολλαπλασιασμό: 0 0 = 0,0 1 = 0, 1 0 = 0,1 1 = 1 1-bit logic OR μοιάζει με δυαδική πρόσθεση, εκτός από μία πράξη: 0 + 0 = 0,0 + 1 = 1, 1 + 0 = 1,1 + 1 = 1 (≠ 10 2 )

11 Διατάξεις Ψηφιακής Λογικής Λογικές πύλες (Logic gates) –Συμβολική αναπαράσταση ηλεκτρονικών κυκλωμάτων στα οποία εισέρχονται ένα ή δύο ψηφιακά σήματα (input signals) και εξέρχεται ένα ψηφιακό σήμα (output signal) Πίνακες Αληθείας (Truth table) –Ορίζει όλες τις πιθανές τιμές των εισερχόμενων και εξερχόμενων σημάτων μίας λογικής πύλης, δηλ. ορίζει την λογική πράξη που αναπαριστά η πύλη

12 Πύλη Αντιστροφής NOT (Inverter) AF F = A’ A 0 1 1 0 NOT Το F είναι σωστό (1) αν το Α είναι λάθος (0)

13 Πύλη AND Το F είναι σωστό (1) αν το Α είναι σωστό (1) και το Β είναι σωστό (1) AB F=A B 00 0 01 0 10 0 11 1 2-Input AND A B F F = AB

14 Πύλη OR Το F είναι σωστό (1) αν το Α είναι σωστό (1) ή το Β είναι σωστό (1) 2-Input OR A B F F = A+B AB 00 0 01 1 10 1 11 1 2-Input OR

15 Πύλη NAND Το F είναι λάθος αν το Α είναι σωστό και το Β είναι σωστό AB F=(A B)’ 00 1 01 1 10 1 11 0 2-Input AND 2-Input NAND A B F F = (AB)’

16 Πύλη NOR Το F είναι σωστό αν το Α είναι λάθος και το Β είναι λάθος 2-Input NOR A B F F = (A+B)’ AB 00 1 01 0 10 0 11 0 2-Input NOR

17 Πύλη XOR Το F είναι λάθος (0) αν το Α και το Β έχουν την ίδια τιμή 2-Input XOR A B F F = A + B AB 00 0 01 1 10 1 11 0 2-Input XOR

18 Πύλη XNOR Το F είναι σωστό (1) αν το Α και το Β έχουν την ίδια τιμή 2-Input XNOR A B F F = (A + B)’ ABF=(A+B) 00 1 01 0 10 0 11 1 2-Input XNOR

19 Χρονικό Διάγραμμα A B F=A B + G=A + B H=A’ 1 1 1 1 1 0 0 0 0 0 t0t0 t1t1 t2t2 t3t3 t4t4 t5t5 t6t6 Εισερχόμενα σήματα Σήμα που Εξέρχεται από την πύλη Βασική Παραδοχή: Παίρνει χρόνο μηδέν για την μεταβίβαση σημάτων από πύλες Μεταβάσεις Καθορισμένος χρόνος

20 Κύκλωμα Συνδυαστικής Λογικής Από Λογική Συνάρτηση Λογική Συνάρτηση: F = A’ + BC’ + A’B’ Ένα λογικό κύκλωμα που υπολογίζει την συνάρτηση F μπορεί να δημιουργηθεί ενώνοντας τα εισερχόμενα σήματα στις λογικές πύλες που εκφράζουν τις λογικές πράξεις –Εισερχόμενα σήματα  δυαδικές μεταβλητές (A, B, C) –Εξερχόμενο σήμα  το αποτέλεσμα της λογικής συνάρτησης (F) –Πύλες λογικής  από πράξεις λογικής

21 Κύκλωμα Συνδυαστικής Λογικής Από Λογική Συνάρτηση Λογική Συνάρτηση: F = A ’ + B C ’ + A ’ B ’ A B C F Β C’ Α’ Β’ A’A’

22 Αθροιστής 1ος ψηφίου (1-bit Adder) Προσθέτει δύο δυαδικά ψηφία Τέσσερις πιθανές πράξεις: –0+0= 0 –0+1= 1 –1+0= 1 –1+1=10 Η υλοποίηση του κυκλώματος απαιτεί 2 εξερχόμενα σήματα: το άθροισμα και το κρατούμενο ψηφίο

23 Δυαδικός Ημιαθροιστής Κάνει 1-bit πρόσθεση. Εισερχόμενα: A 0, B 0 Εξερχόμενα: S 0, C 1 Λογική συνάρτηση: S 0 = A 0 B 0 ’+A 0 ’B 0 = A 0  B 0 C 1 = A 0 B 0 A0A0 B0B0 S0S0 C1C1 0000 0110 1010 1101 Πίνακας Αληθείας

24 S 0 = A 0 B 0 ’+A 0 ’B 0 = A 0  B 0 C 1 = A 0 B 0 1 bit Ημιαθροιστής A0A0A0A0 B0B0B0B0 C1C1C1C1 S0S0S0S0 A0A0A0A0 B0B0B0B0 S0S0S0S0 C1C1C1C1 Λογικό Διάγραμμα Δυαδικός Ημιαθροιστής Μπλοκ Διάγραμμα