4. Συνδυαστική Λογική 4.1 Εισαγωγή

Παρουσίαση με θέμα: "4. Συνδυαστική Λογική 4.1 Εισαγωγή"— Μεταγράφημα παρουσίασης:

1 4. Συνδυαστική Λογική 4.1 Εισαγωγή
4.1 Εισαγωγή Τα λογικά κυκλώματα των ψηφιακών συστημάτων μπορεί να είναι «συνδυαστικά» (combinational) ή ακολουθιακά ή (sequential) Ένα συνδυαστικό κύκλωμα αποτελείται από λογικές πύλες των οποίων οι έξοδοι καθορίζονται κατευθείαν από τις εισόδους εκείνης της στιγμής και δεν εξαρτώνται καθόλου από προηγούμενες τιμές των εισόδων Ένα συνδυαστικό κύκλωμα εκτελεί μια συγκεκριμένη επεξεργασία πληροφοριών που καθορίζεται επακριβώς από κάποιες συναρτήσεις Boole Τα ακολουθιακά κυκλώματα χρησιμοποιούν και στοιχεία μνήμης επιπλέον των λογικών πυλών, με συνέπεια η έξοδός τους να εξαρτάται όχι μόνο από τις τωρινές εισόδους αλλά και από προηγούμενες εισόδους

2 Συνδυαστική Λογική Διάγραμμα ενός συνδυαστικού κυκλώματος
Για n μεταβλητές εισόδου υπάρχουν 2n δυνατοί συνδυασμοί δυαδικών τιμών εισόδου Για κάθε δυνατό συνδυασμό εισόδων υπάρχει ένας, και μόνο ένας δυνατός συνδυασμός εξόδων Ένα συνδυαστικό κύκλωμα μπορεί να περιγραφεί με m συναρτήσεις Boole, μια για κάθε μεταβλητή εξόδου Κάθε έξοδος εκφράζεται ως συνάρτηση των n μεταβλητών εισόδου

3 4.2 Διαδικασία Ανάλυσης Ο σχεδιασμός ενός συνδυαστικού κυκλώματος ξεκινά με φραστικές περιγραφές μιας ζητούμενης συνάρτησης και καταλήγει σε ένα σύνολο συναρτήσεων Boole για τις εισόδους ή σε ένα λογικό διάγραμμα Η ανάλυση ενός συνδυαστικού κυκλώματος είναι η αντίστροφη διαδικασία. Ξεκινά από ένα δοσμένο λογικό διάγραμμα και καταλήγει σε ένα σύνολο συναρτήσεων Boole, σε ένα πίνακα αλήθειας ή σε μια φραστική εξήγηση της λειτουργίας του κυκλώματος Το πρώτο βήμα στην ανάλυση είναι να βεβαιωθούμε ότι το δοσμένο κύκλωμα είναι συνδυαστικό και όχι ακολουθιακό. Το διάγραμμα ενός συνδυαστικού κυκλώματος έχει λογικές πύλες χωρίς συνδέσεις ανάδρασης ή στοιχεία μνήμης Το ζητούμενο είναι η εύρεση της λειτουργίας του κυκλώματος είτε βρίσκοντας τις συναρτήσεις Boole των εξόδων είτε τον πίνακα αλήθειας

4 Να αναλυθεί το λογικό διάγραμμα
F2=AB+AC+BC F1=T3+T2=A´BC´+ A´B´C+ AB´C´+ ABC T1=A+B+C T2=ABC T3=F2 ´T1

5 4.3 Διαδικασία Σχεδιασμού
Περιλαμβάνει τα εξής βήματα: Καθορισμός του προβλήματος Καθορισμός του αριθμού των διαθέσιμων μεταβλητών εισόδου και των απαιτούμενων μεταβλητών εξόδου Εύρεση πίνακα αλήθειας που καθορίζει τις απαιτούμενες σχέσεις μεταξύ εισόδων και εξόδων Απλοποίηση της συνάρτησης Boole για κάθε έξοδο Σχεδίαση του λογικού διαγράμματος

6 Διαδικασία Σχεδιασμού
Μια πρακτική μέθοδος σχεδιασμού θα πρέπει να σκοπεύει σε στόχους όπως: Ελαχιστοποίηση του αριθμού πυλών Ελαχιστοποίηση του αριθμού των εισόδων κάθε πύλης Ελαχιστοποίηση του χρόνου διάδοσης του σήματος μέσω του κυκλώματος Ελαχιστοποίηση του αριθμού των διασυνδέσεων Μη υπέρβαση της δυνατότητας οδήγησης κάθε πύλης Ελαχιστοποίηση της κατανάλωσης ισχύος Είναι πολύ πιθανό όλοι οι παραπάνω στόχοι να μη μπορούν να ικανοποιηθούν ταυτόχρονα. Σε αυτή την περίπτωση δίνουμε προτεραιότητα στους στόχους που απαιτεί η συγκεκριμένη εφαρμογή.

7 Μετατροπή κωδίκων Ένας μετατροπέας κώδικα είναι ένα κύκλωμα που κάνει δυο συστήματα που χρησιμοποιούν διαφορετικό κώδικα για την αναπαράσταση των διακριτών στοιχείων πληροφορίας, συμβατά Πίνακας αλήθειας για μετατροπέα κώδικα από BCD σε excess-3 κώδικας BCD κώδικας excess-3 A B C D w x y z

8 Χάρτες μετατροπέα BCD σε excess-3

9 Υλοποίηση σε περισσότερα επίπεδα
Οι εκφράσεις που προκύπτουν μπορούν να μετατραπούν αλγεβρικά με σκοπό τη χρήση κοινών πυλών για δυο ή περισσότερες εξόδους Τροποποίηση για εξαγωγή κοινού παράγοντα C+D και (C+D)′ z = D′ y = CD + C′D′ = CD + (C + D)′ x = B′C + B′D +BC′D′ = B′(C + D) + BC′D′ = B′(C + D) + B(C + D)′ w = A + BC = A + B(C + D)

10 Υλοποίηση μετατροπέα BCD σε excess-3

11 4.4 Αθροιστές Η βασικότερη αριθμητική πράξη στα ψηφιακά συστήματα είναι η άθροιση δυαδικών αριθμών Ο Ημιαθροιστής (half adder) - Ο ημιαθροιστής εκτελεί την άθροιση δυο ψηφίων. Έχει δυο δυαδικές εισόδους και δυο δυαδικές εξόδους, το άθροισμα S και το κρατούμενο C - Πίνακας αλήθειας x y C S - Απλοποιημένες εκφράσεις για τον ημιαθροιστή: S=x´y+ xy´ C=xy

12 Ο πλήρης αθροιστής Ο πλήρης αθροιστής εκτελεί την άθροιση τριών ψηφίων. Έχει τρεις εισόδους και δύο εξόδους Πίνακας αλήθειας πλήρους αθροιστή x y z C S

13 Συνδυαστικά Κυκλώματα με MSI και PLD
Σκοπός της απλοποίησης των συναρτήσεων Boole είναι η εύρεση μιας αλγεβρικής έκφρασης που όταν υλοποιείται καταλήγει σε ένα κύκλωμα χαμηλού κόστους. Βέβαια δεν σημαίνει πάντα ότι κύκλωμα που απαιτεί λιγότερες πύλες κοστίζει και λιγότερο. Υπάρχουν πολλά συνδυαστικά κυκλώματα που χρησιμοποιούνται εκτεταμένα στο σχεδιασμό ψηφιακών συστημάτων καθώς υλοποιούν συγκεκριμένες ψηφιακές λειτουργίες που χρησιμοποιούνται πολύ συχνά. Αυτά κατατάσσονται στα MSI εξαρτήματα (αθροιστές, αφαιρέτες, συγκριτές, αποκωδικοποιητές, κωδικοποιητές, πολυπλέκτες) Τα εξαρτήματα ενός ψηφιακού συστήματος διακρίνονται σε εκείνα που είναι ειδικά για μια εφαρμογή και σε εκείνα που θεωρούνται βασικά κυκλώματα Η υλοποίηση συγκεκριμένων κυκλωμάτων μπορεί να γίνει με ολοκληρωμένα που μπορούν να προγραμματιστούν ώστε να δώσουν την απαιτούμενη λογική

14 Μια διάταξη προγραμματιζόμενης λογικής (PLD) είναι ένα ολοκληρωμένο κύκλωμα με εσωτερικές λογικές πύλες που συνδέονται με τη βοήθεια ειδικών ηλεκτρονικών συνδέσμων. Ο προγραμματισμός της συσκευής συνίσταται στην καταστροφή των συνδέσμων, έτσι ώστε να προκύψει μια συγκεκριμένη δομή Οι πύλες σε μια PLD διατάσσονται σε μια παράταξη AND και σε μια παράταξη OR που συνδέονται μεταξύ τους για να δώσουν μια υλοποίηση σε μορφή αθροίσματος γινομένων AND-OR.

15 Δυαδικός αθροιστής και αφαιρέτης
Ο πλήρης αθροιστής μπορεί να χρησιμοποιηθεί για την πρόσθεση δυο δυαδικών n-ψηφίων αριθμών. Τα ψηφία προστίθενται με πλήρεις αθροιστές αρχίζοντας από την λιγότερο σημαντική θέση για να σχηματίσουν τα ψηφία του αθροίσματος και τα κρατούμενα. π.χ. Δείκτης i κρατούμενο εισόδου Ci προσθετέος Ai προσθετέος Bi Άθροισμα Si κρατούμενο εξόδου Ci+1 - Η τιμή του Ci+1 σε μια ορισμένη θέση είναι το κρατούμενο εξόδου του αντίστοιχου πλήρη-αθροιστή. Αυτή η τιμή μεταφέρεται στο κρατούμενο εισόδου του πλήρη-αθροιστή που προσθέτει τα bits της επόμενης σε σημαντικότητα θέσης προς τα αριστερά

16 Δυαδικός αθροιστής Ο παράλληλος δυαδικός αθροιστής παράγει το αριθμητικό άθροισμα δυο δυαδικών αριθμών παράλληλα. Αποτελείται από πλήρεις αθροιστές που συνδέονται σε σειρά και όπου το κρατούμενο εξόδου του ενός τροφοδοτεί το κρατούμενο εισόδου του επόμενου.

17 Δυαδικός αθροιστής και αφαιρέτης
Η αφαίρεση δυαδικών αριθμών μπορεί να γίνει εύκολα με τη χρήση των συμπληρωμάτων. Σε αναπαράσταση αριθμών συμπληρώματος ως προς 2 η αφαίρεση Α-Β γίνεται προσθέτοντας στο Α το συμπλήρωμα του Β ως προς 1 και 1. Οι πράξεις της πρόσθεσης και της αφαίρεσης μπορούν να συνδυαστούν σε ένα κοινό κύκλωμα Μ=0 πρόσθεση Μ=1 αφαίρεση

18 Διάδοση κρατουμένου Σε έναν παράλληλο αθροιστή η μεγαλύτερη καθυστέρηση διάδοσης σήματος είναι ο χρόνος που χρειάζεται για να διαδοθεί το κρατούμενο μέσω των πλήρων-αθροιστών Ο συνολικός χρόνος διάδοσης ισούται με την καθυστέρηση διάδοσης μιας τυπικής πύλης επί τον αριθμό των επιπέδων πυλών στο κύκλωμα Κύκλωμα πλήρους αθροιστή

19 Διάδοση κρατουμένου Για έναν παράλληλο αθροιστή n ψηφίων, υπάρχουν 2n επίπεδα λογικής για τη διάδοση του κρατουμένου από άκρη σε άκρη Ο χρόνος διάδοσης του κρατουμένου είναι περιοριστικός παράγοντας της ταχύτητας με την οποία δυο αριθμοί μπορούν να προστεθούν παράλληλα Υπάρχουν διάφορες τεχνικές για τη μείωση του χρόνου διάδοσης του κρατουμένου σε έναν παράλληλο αθροιστή. Η πιο δημοφιλής είναι αυτή που χρησιμοποιεί την αρχή της πρόβλεψης κρατουμένου (carry look ahead) Ορίζουμε τις μεταβλητές Pi=AiBi και Gi=AiBi . Τότε το άθροισμα και το κρατούμενο εξόδου εκφράζονται ως Si=PiCi , Ci+1=Gi+PiCi Γράφουμε τη συνάρτηση Boole για το κρατούμενο εξόδου κάθε βαθμίδας και αντικαθιστούμε κάθε Ci με την τιμή του από τις προηγούμενες εξισώσεις C2=G1+P1C1 C3=G2+P2C2=G2+P2(G1+P1C1)=G2+P2G1+P2P1C1 C4=G3+P3C3=G3+P3G2+P3P2G1+P3P2P1C1

20 Διάδοση κρατουμένου Υλοποίηση συναρτήσεων κρατουμένου (γεννήτρια πρόβλεψης κρατουμένου)

21 Υπερχείλιση Όταν δύο αριθμοί, ο καθένας n ψηφίων, προστίθενται και το άθροισμα καταλαμβάνει n+1 ψηφία, λέμε ότι υπάρχει υπερχείλιση Υπερχείλιση μπορεί να συμβεί όταν προστίθενται ομόσημοι αριθμοί Σε μη προσημασμένους αριθμούς η ένδειξη για υπερχείλιση προκύπτει από το κρατούμενο του αριστερότερου πλήρους αθροιστή Σε προσημασμένους αριθμούς η ένδειξη για υπερχείλιση προκύπτει από την XOR μεταξύ των κρατουμένων του τελευταίου (αριστερότερου) και του προτελευταίου πλήρους αθροιστή

22 4.5 Δεκαδικός Αθροιστής Ένας δεκαδικός αθροιστής χρησιμοποιεί αριθμητικά κυκλώματα που δέχονται κωδικοποιημένους δεκαδικούς αριθμούς και παρουσιάζουν τα αποτελέσματα στον κατάλληλο κώδικα Για την υλοποίηση της άθροισης κωδικοποιημένων δεκαδικών αριθμών χρησιμοποιούνται κυκλώματα πλήρους-αθροιστή. Δεδομένου ότι έξι συνδυασμοί σε κάθε έξοδο τεσσάρων ψηφίων δεν χρησιμοποιούνται τροποποιούμε κατάλληλα τις εξόδους ώστε να παράγονται μόνο οι ισχύοντες δυαδικοί συνδυασμοί

23 Δεκαδικός Αθροιστής Για την υλοποίηση ενός δεκαδικού αθροιστή BCD θα πρέπει να βρεθεί ένας κανόνας μετατροπής του δυαδικού αριθμού που είναι το αποτέλεσμα της άθροισης δυο προσθετέων, στη σωστή αναπαράσταση ψηφίων BCD Πίνακας άθροισης BCD Δυαδικό άθροισμα Άθροισμα BCD Δεκαδικός K Z8 Z4 Z2 Z1 C S8 S4 S2 S1

24 Δεκαδικός Αθροιστής Όταν το δυαδικό άθροισμα είναι μικρότερο ή ίσο με 1001 (9) ο αντίστοιχος αριθμός BCD είναι ο ίδιος και δεν χρειάζεται μετατροπή Όταν το δυαδικό άθροισμα είναι μεγαλύτερο από 1001 τότε προσθέτοντας σε αυτό το 0110, μετατρέπεται στη σωστή BCD έκφραση και παράγεται ένα κρατούμενο εξόδου όπως απαιτείται Η συνθήκη για να γίνει η διόρθωση και για να υπάρχει κρατούμενο εξόδου είναι: C=K+Z8Z4+Z8Z2 - Όταν C=1 προσθέτουμε 0110 στο δυαδικό άθροισμα και δίνουμε κρατούμενο στην επόμενη βαθμίδα Ένας δυαδικός παράλληλος αθροιστής που προσθέτει n δεκαδικά ψηφία χρειάζεται n βαθμίδες αθροιστών BCD. Το κρατούμενο εξόδου από τη μια βαθμίδα πρέπει να συνδέεται με το κρατούμενο εισόδου της επόμενης βαθμίδας υψηλότερης σημαντικότητας

25 Δεκαδικός Αθροιστής Σχηματικό διάγραμμα ενός αθροιστή BCD

26 4.6 Δυαδικός Πολλαπλασιαστής
Πολλαπλασιαστής δύο διψήφιων αριθμών

27 4.6 Δυαδικός Πολλαπλασιαστής
Πολλαπλασιαστής 4 ψηφίων με 3 ψηφίων αριθμών Γενικά, για Ν bit πολλαπλασιαστή και Μ bit πολλαπλασιαστέο χρειαζόμαστε ΝxΜ πύλες AND και Ν-1 αθροιστές των Μ bits Παράγεται γινόμενο των Μ+Ν bits

28 4.7 Συγκριτής Μεγέθους Η σύγκριση δυο αριθμών είναι μια πράξη μεταξύ δυο αριθμών Α, Β που βρίσκει αν ο ένας είναι μεγαλύτερος, μικρότερος ή ίσος με τον άλλο. Το αποτέλεσμα δίνεται με τρεις δυαδικές μεταβλητές που δείχνουν τον Α>Β, Α<Β ή Α=Β. Το κύκλωμα του συγκριτή παρουσιάζει αρκετή κανονικότητα καθώς πραγματοποιεί κάποια αλγοριθμική διαδικασία, που οδηγεί τελικά σε σχετικά εύκολη υλοποίηση Αλγόριθμος σύγκρισης Θεωρούμε τους δυαδικούς αριθμούς Α=Α3Α2Α1Α0, Β=Β3Β2Β1Β0 Είναι ίσοι εάν Αi=Βi i=0,1,2,3 Η ισότητα μεταξύ ισοδύναμων ψηφίων αναγνωρίζεται με την πύλη XNOR xi=Ai Bi=AiBi+Ai´Bi´ Έχουμε xi=1 εάν και μόνο εάν Ai=Bi.

29 Συγκριτής Μεγέθους Οι δυο αριθμοί είναι ίσοι (Α=Β) όταν Ai=Bi i Αυτό υπαγορεύει πράξη AND (Α=Β) = x3x2x1x0 Για τον προσδιορισμό της ανισότητας μεταξύ δυο αριθμών εξετάζουμε τα σχετικά μεγέθη των ζευγαριών ψηφίων, αρχίζοντας από την πιο σημαντική θέση. Εάν τα δυο ψηφία είναι ίσα, συγκρίνουμε το επόμενο λιγότερο σημαντικό ζευγάρι ψηφίων κο. Αν τα αντίστοιχα Ai=1 και Bi=0 τότε Α>Β. Οι διαδοχικές συγκρίσεις εκφράζονται αλγεβρικά ως εξής: (Α>Β) = A3B3´+ x3A2B2´+ x3x2A1B1´+x3x2x1A0B0´ (Α<Β) = A3´B3+ x3A2´B2+ x3x2A1´B1+x3x2x1A0´B0 Η μεταβλητή (Α>Β)=1 όταν Α>Β Η μεταβλητή (Α<Β)=1 όταν Α<Β

30 Συγκριτής μεγέθους τεσσάρων ψηφίων

31 4.8 Αποκωδικοποιητές Ένας αποκωδικοποιητής (decoder) είναι ένα συνδυαστικό κύκλωμα που μετατρέπει τη δυαδική πληροφορία n γραμμών εισόδου σε έως 2n μοναδικές γραμμές εξόδου. Κάθε γραμμή εξόδου αντιστοιχεί σε έναν ελαχιστόρο Αν τα n ψηφία πληροφορίας έχουν αχρησιμοποίητους ή αδιάφορους όρους, ο αποκωδικοποιητής θα έχει λιγότερες από 2n εξόδους Οι αποκωδικοποιητές ονομάζονται ως από n-σε-m γραμμές, όπου m<2n

32 Αποκωδικοποιητές από 3-σε-8 γραμμές
Πίνακας αλήθειας x y z D0 D1 D2 D3 D4 D5 D6 D7

33 Υλοποίηση συνδυαστικής λογικής
Μια συνάρτηση Boole μπορεί να υλοποιηθεί χρησιμοποιώντας έναν αποκωδικοποιητή, για την παραγωγή των ελαχιστόρων και μιας πύλης OR για το σχηματισμό του λογικού αθροίσματος των κατάλληλων ελαχιστόρων Π.χ. Υλοποιείστε κύκλωμα πλήρη αθροιστή με χρήση αποκωδικοποιητή και πυλών OR Έχουμε: S(x,y,z) = Σ(1,2,4,7) C(x,y,z) = Σ(3,5,6,7)

34 Αποκωδικοποιητής με επίτρεψη
Μερικοί αποκωδικοποιητές που είναι διαθέσιμοι σε ΟΚ κατασκευάζονται με πύλες NAND Πολλές φορές οι αποκωδικοποιητές περιλαμβάνουν είσοδο επίτρεψης (enable) για τον έλεγχο της λειτουργίας του κυκλώματος Αποκωδικοποιητής από 2-σε-4 γραμμές με είσοδο επίτρεψης E - το κύκλωμα λειτουργεί ως αποκωδικοποιτής μόνο όταν E=0

35 Αποκωδικοποιητής με επίτρεψη
Δυο αποκωδικοποιητές με επίτρεψη μπορούν να συνδεθούν μεταξύ τους και να σχηματίσουν ένα μεγαλύτερο κύκλωμα αποκωδικοποιητή Αποκωδικοποιητής 4-σε-16 κατασκευασμένος από δυο αποκωδικοποιητές 3-σε-8

36 Αποπλέκτης Ένας αποκωδικοποιητής με είσοδο επιτρεψης μπορεί να χρησιμοποιηθεί και ως αποπλέκτης (demultiplexer). Ο αποπλέκτης είναι ένα κύκλωμα που δέχεται πληροφορίες από μια απλή γραμμή και τις μεταβιβάζει σε μια από τις 2n δυνατές γραμμές εξόδου Η γραμμή επίτρεψης αποτελεί την είσοδο των δεδομένων. Κάθε φορά η τιμή της εξόδου που αντιστοιχεί στην τιμή των γραμμών επιλογής ισούται με την τιμή της εισόδου

37 Πίνακας αλήθειας κωδικοποιητή από οκταδικό σε δυαδικό
4.9 Κωδικοποιητής Ο κωδικοποιητής είναι ένα ψηφιακό κύκλωμα που εκτελεί την αντίστροφη λειτουργία από ότι ο αποκωδικοποιητής Ένας κωδικοποιητής έχει 2n (ή λιγότερες) γραμμές εισόδου και n γραμμές εξόδου. Οι γραμμές εξόδου παράγουν το δυαδικό κώδικα που αντιστοιχεί στις μεταβλητές εισόδου Πίνακας αλήθειας κωδικοποιητή από οκταδικό σε δυαδικό D0 D1 D2 D3 D4 D5 D6 D7 x y z z = D1+D3+D5+D7 Y = D2+D3+D6+D7 X = D4+D5+D6+D7

38 Κωδικοποιητής Προτεραιότητας
Ο κωδικοποιητής προτεραιότητας είναι ένα κύκλωμα κωδικοποιητή που περιλαμβάνει τη συνάρτηση προτεραιότητας Η λειτουργία του είναι τέτοια που αν δυο ή περισσότερες είσοδοι είναι ίσες με «1» ταυτόχρονα, η είσοδος με τη μεγαλύτερη προτεραιότητα καθορίζει την έξοδο Πίνακας αλήθειας κωδικοποιητή προτεραιότητας τεσσάρων εισόδων D0 D1 D2 D3 x y v X X 0 X X X X X X - Τα Χ είναι συνθήκες αδιαφορίας που σημειώνουν το γεγονός ότι η δυαδική τιμή μπορεί να είναι 0 ή 1 Η σειρά προτεραιότητας είναι D3, D2, D1, D0 Ο δείκτης έγκυρης εισόδου παίρνει την τιμή «1» μόνο όταν μια ή περισσότερες από τις εισόδους είναι ίσες με «1»

39 Κωδικοποιητής Προτεραιότητας
Χάρτες για την απλοποίηση των εξόδων όπου οι ελαχιστόροι παίρνονται από τον παραπάνω πίνακα. Για κάθε αδιάφορο όρο έχουν παρθεί οι ελαχιστόροι που αντιστοιχούν και στις δυο τιμές «0» και «1» - Η συνθήκη για την έξοδο v υλοποιείται με μια συνάρτηση OR όλων των μεταβλητών εισόδου

40 Κωδικοποιητής Προτεραιότητας 4-εισόδων

41 4.10 Πολυπλέκτης Ένας ψηφιακός πολυπλέκτης (multiplexer) είναι ένα συνδυαστικό κύκλωμα που επιλέγει δυαδικές πληροφορίες ανάμεσα σε πολλές γραμμές εισόδου και τις κατευθύνει στη μια μοναδική γραμμή εξόδου Η επιλογή της μιας συγκεκριμένης γραμμής εισόδου γίνεται μέσω μερικών γραμμών επιλογής. Κανονικά υπάρχουν 2n γραμμές εισόδου και n γραμμές επιλογής που οι συνδυασμοί των bit τους καθορίζουν ποια είσοδος επιλέγεται Πολυπλέκτης 4-σε-1 Πολυπλέκτης 2-σε-1

42 Πολυπλέκτης Περισσότερα κυκλώματα πολυπλεκτών μπορούν να συνδυαστούν έτσι ώστε να χρησιμοποιούν κοινές εισόδους επιλογής προκειμένου να επιλέξουμε μια από περισσότερες ομάδες ψηφίων Η είσοδος επίτρεψης Ε πρέπει να είναι ενεργή για να έχουμε κανονική λειτουργία

43 Υλοποίηση Συνάρτησης με χρήση Πολυπλέκτη

44 Υλοποίηση Συνάρτησης με χρήση Πολυπλέκτη

45 Πύλες τριών καταστάσεων
Ψηφιακά κυκλώματα με τρεις ευσταθείς καταστάσεις εξόδου Οι δυο καταστάσεις αντιστοιχούν στο 0 και 1 ενώ η τρίτη κατάσταση είναι κατάσταση υψηλής αντίστασης Στην κατάσταση υψηλής αντίστασης η έξοδος συμπεριφέρεται σαν να είναι ανοιχτοκυκλωμένη και η πύλη δεν επηρεάζει την τιμή της εξόδου Τρισταθής απομονωτής

46 Κατασκευή πολυπλεκτών με πύλες τριών καταστάσεων
Πύλες τριών καταστάσεων Κατασκευή πολυπλεκτών με πύλες τριών καταστάσεων Κάθε φορά μόνο μία πύλη επιτρέπεται να είναι ενεργή και να οδηγεί την έξοδο

47 5.7 Μνήμη ανάγνωσης μόνο (ROM)
Η μνήμη ανάγνωσης μόνο είναι μια διάταξη που περιλαμβάνει έναν αποκωδικοποιητή και πύλες OR μέσα στο ίδιο τσιπ Οι συνδέσεις μεταξύ των εισόδων του αποκωδικοποιητή και των εισόδων των πυλών ΟR μπορούν να καθοριστούν με τον προγραμματισμό της ROM. H ROM χρησιμοποιείται συχνά για την υλοποίηση περίπλοκων συνδυαστικών κυκλωμάτων με ένα μόνο τσιπ. Αποτελεί μια συσκευή μνήμης στην οποία αποθηκεύεται ένα σταθερό σύνολο δυαδικών πληροφοριών Οι ROMs κατασκευάζονται με ειδικούς εσωτερικούς συνδέσμους, τους οποίους μπορούμε να κάψουμε κατάλληλα επιτυγχάνοντας τον επιθυμητό καθορισμό των αποθηκευμένων στοιχείων πληροφορίας (προγραμματισμός της ROM) Οι αποθηκευμένες πληροφορίες παραμένουν σταθερές ανεξάρτητα από το αν τροφοδοτείται με ρεύμα ή όχι μια ROM

48 Μνήμη ανάγνωσης μόνο (ROM)
Kάθε συνδυασμός των ψηφίων εισόδου λέγεται «διεύθυνση» Κάθε συνδυασμός των ψηφίων εξόδου λέγεται «λέξη» Σε κάθε συνδυασμό των ψηφίων εισόδου αντιστοιχεί μια λέξη και συνεπώς υπάρχουν 2n διαφορετικές λέξεις αποθηκευμένες σε μια ROM Μια ROM χαρακτηρίζεται από τον αριθμό των λέξεων, 2n, και τον αριθμό των ψηφίων σε κάθε λέξη m Ο συνολικός αριθμός των αποθηκευμένων ψηφίων ψηφίων σε μια ROM είναι 2n x m