Παρουσίαση Διπλωματικής εργασίας με θέμα:

Παρουσίαση με θέμα: "Παρουσίαση Διπλωματικής εργασίας με θέμα:"— Μεταγράφημα παρουσίασης:

1 Παρουσίαση Διπλωματικής εργασίας με θέμα:
ΠΑΝΕΠΙΣΤΗΜΙΟ ΠΑΤΡΩΝ ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ & ΤΕΧΝΟΛΟΓΙΑΣ ΥΠΟΛΟΓΙΣΤΩΝ ΤΟΜΕΑΣ ΗΛΕΚΤΡΟΝΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ ΕΡΓΑΣΤΗΡΙΟ ΗΛΕΚΤΡΟΝΙΚΩΝ ΕΦΑΡΜΟΓΩΝ Παρουσίαση Διπλωματικής εργασίας με θέμα: Σχεδίαση και Εξομοίωση Συστήματος Συλλογής και Επεξεργασίας Δεδομένων σε ASIC ΡΑΜΦΟΣ ΙΩΑΝΝΗΣ Α.Μ. 4620 Μάρτιος 2005

2 Δομή της παρουσίασης Παράμετροι του συστήματος Δομή της υλοποίησης
Σχεδίαση, ανάλυση και επιδόσεις των blocks: SAR Τελεστικός ενισχυτής R-2R Ladder Συγκριτής ADC

3 Προδιαγραφές της μονάδας εισόδου
Προδιαγραφές ενισχυτικής μονάδας 9 divisions στην οθόνη 10 mV/div 100 mV/div 1 V/div 20 mV/div 200 mV/div 2 V/div 50 mV/div 500 mV/div 5 V/div DC συνιστώσα -50 V ως 50 V AC συνιστώσα 45 Vp-p Αντίσταση εισόδου 1 MΩ Μεγάλο bandwidth

4 Προδιαγραφές της μονάδας μετατροπής
Ακρίβεια μετατροπής 8-bit (μέγιστο σφάλμα μισό LSB) Μέγιστο σφάλμα για 10 mV/div  175 μV Μέγιστο σφάλμα για 5 V/div  88 mV Συχνότητα δειγματοληψίας 16MSamples/s

5 Γενικό σχέδιο της υλοποίησης
Block διάγραμμα

6 Γενικό σχέδιο της υλοποίησης

7 Γενικό σχέδιο της υλοποίησης
PGA (Programmable Gain Amplifier) Αποτελεί τη μονάδα εισόδου με ψηφιακά ρυθμιζόμενο κέρδος Έχει μεγάλη αντίσταση εισόδου (1 MΩ) Προσφέρει δυνατότητα DC Offset για το σήμα εισόδου

8 Γενικό σχέδιο της υλοποίησης
PGA (Programmable Gain Amplifier) Χρησιμοποιεί τρία στάδια ενίσχυσης με τελεστικούς ενισχυτές σε συνδεσμολογία κλειστού βρόχου με μεταβλητό κέρδος

9 Γενικό σχέδιο της υλοποίησης
ADC (Analog to Digital Converter) Αποτελεί τη μονάδα μετατροπής του σήματος Δέχεται σαν είσοδο το ενισχυμένο ή εξασθενημένο σήμα από τον PGA Παράγει την έξοδο με γρήγορο και αποδοτικό τρόπο κάνοντας χρήση του SAR

10 Γενικό σχέδιο της υλοποίησης
ADC (Analog to Digital Converter)

11 Γενικό σχέδιο της υλοποίησης
Triggering Unit Αναλαμβάνει το συγχρονισμό των ψηφιακών δεδομένων προς απεικόνιση στην οθόνη ώστε να παράγονται σταθερές κυματομορφές Συγκρίνει την είσοδο με μια στάθμη αναφοράς (trigger level) και δίνει την έναυση της διαδικασίας απεικόνισης

12 Γενικό σχέδιο της υλοποίησης
Triggering Unit

13 Γενικό σχέδιο της υλοποίησης
Digital Controller Αποθηκεύει τα ψηφιακά δείγματα στη RAM Μεταφέρει τα δείγματα της RAM στην έξοδο Πραγματοποιεί τους χρονισμούς Καθορίζει το trigger position

14 Γενικό σχέδιο της υλοποίησης
RAM Αποθηκεύει τα ψηφιακά δείγματα Χρησιμοποιείται σαν FIFO

15 Γενικό σχέδιο της υλοποίησης
Control Registers Αποθηκεύουν τις παραμέτρους λειτουργίας του συστήματος Στέλνουν πληροφορίες για την κατάσταση του συστήματος στη μονάδα επικοινωνίας

16 Γενικό σχέδιο της υλοποίησης
Analog Controller Παράγει το DC Offset των αναλογικών εισόδων και το trigger level του Triggering Unit

17 Υλοποιήσεις Ψηφιακά Κυκλώματα

18 Successive Approximation Register
Το κύκλωμα του SAR

19 Successive Approximation Register
Παράγει ψηφιακές τιμές που τροφοδοτούν το DAC Χρησιμοποιεί επαναληπτική διαδικασία για να προσεγγίσει την τελική τιμή, γνωρίζοντας το αποτέλεσμα της προηγούμενης σύγκρισης Κάνει την προσέγγιση σε n βήματα, όπου n η ακρίβεια του DAC

20 Successive Approximation Register
Διαδικασία προσέγγισης Αρχικοποιείται στη μέση τιμή Αλλάζει διαδοχικά κάθε ένα bit 01 Ελέγχει το αποτέλεσμα της σύγκρισης Αν ξεπέρασε την τιμή μηδενίζει το bit και επαναλαμβάνει τη διαδικασία για το επόμενο

21 Successive Approximation Register
Το MSBit κύτταρο του SAR Τα transistors της λογικής ελέγχουν πότε και αν πρέπει να συμβεί μια μετάβαση

22 Successive Approximation Register
Τα LSBit κύτταρα του SAR Τα transistors της λογικής ελέγχουν πότε και αν πρέπει να συμβεί μια μετάβαση

23 Υλοποιήσεις Αναλογικά Κυκλώματα

24 Τελεστικός ενισχυτής Το κύκλωμα του τελεστικού ενισχυτή

25 Τελεστικός ενισχυτής Το κύκλωμα πόλωσης του τελεστικού ενισχυτή
Το ρεύμα αναφοράς παράγει ένα πολωμένο transistor

26 Τελεστικός ενισχυτής Το πρώτο στάδιο ενίσχυσης
Χρησιμοποιεί διαφορικό ζεύγος Έχει καθρέπτη ρεύματος ως ενεργό φορτίο  αύξηση κέρδους

27 Τελεστικός ενισχυτής Το δεύτερο στάδιο ενίσχυσης
Χρησιμοποιεί ενισχυτή διαγωγιμότητας Πηγή ρεύματος σαν φορτίο  μεγάλη τιμή φορτίου Cascode συνδεσμολογία για μείωση του φαινομένου Miller  αύξηση του bandwidth Χωρητικότητα αντιστάθμισης για σταθεροποίηση λειτουργίας κλειστού βρόχου

28 Τελεστικός ενισχυτής Με φορτίο 50 kΩ χωρίς ανάδραση
Κέρδος ανοιχτού βρόχου 62.32 dB Εύρος ζώνης (συχνότητα 3 dB) 92.78 kHz Συχνότητα μοναδιαίου κέρδους 116.09 MHz Περιθώριο φάσης 61.17˚

29 Τελεστικός ενισχυτής

30 Τελεστικός ενισχυτής

31 Τελεστικός ενισχυτής Σχέση κέρδους και bandwidth 10 mV/div 20 mV/div
33.27 MHz 11.62 MHz 4.90 MHz 100 mV/div 200 mV/div 500 mV/div 1 V/div 2 V/div 5 V/div 33.27 MHz 11.62 MHz 4.90 MHz 80.15 MHz

32 Τελεστικός ενισχυτής Η μεγάλη αντίσταση εισόδου του πρώτου σταδίου μειώνει σημαντικά το bandwidth Μπορεί να μειωθεί το φαινόμενο με την προσθήκη ενός πυκνωτή παράλληλα σε αυτή

33 Τελεστικός ενισχυτής Απόκριση συχνότητας με ανάδραση για τα τρία στάδια ενίσχυσης

34 Τελεστικός ενισχυτής

35 Τελεστικός ενισχυτής

36 Τελεστικός ενισχυτής

37 Μετατροπέας ψηφιακού σήματος σε αναλογικό
Το κύκλωμα του R-2R Ladder Η βασική δομή για την υλοποίηση

38 Μετατροπέας ψηφιακού σήματος σε αναλογικό
Το κύκλωμα του R-2R Ladder Η βασική δομή για την υλοποίηση

39 Μετατροπέας ψηφιακού σήματος σε αναλογικό
Το τροποποιημένο κύκλωμα του R-2R Ladder με τη χρήση transistors για την υλοποίηση DAC

40 Μετατροπέας ψηφιακού σήματος σε αναλογικό
Το τροποποιημένο κύκλωμα του R-2R Ladder με τη χρήση transistors για την υλοποίηση DAC Είναι γραμμικό μόνο ως προς το ρεύμα Τροφοδοτείται από πηγή ρεύματος Παρουσιάζει δύο συμπληρωματικές εξόδους ρεύματος Απλή τοπολογία

41 Μετατροπέας ψηφιακού σήματος σε αναλογικό
Για τη σωστή λειτουργία πρέπει: Το δυναμικό στα gates όλων των transistors να είναι κοινό Ο συνθήκες πόλωσης να εξασφαλίζουν λειτουργία στην τρίοδο περιοχή  τα transistors συμπεριφέρονται σαν αντιστάσεις Οι έξοδοι ρεύματος να βρίσκονται στο ίδιο δυναμικό Να υπάρχει μεγάλη ακρίβεια στις τιμές των στοιχείων

42 Μετατροπέας ψηφιακού σήματος σε αναλογικό
Η πόλωση που εφαρμόζεται στο κύκλωμα πραγματοποιείται με χρήση μικρών ενεργών φορτίων  χρησιμοποιούνται στο επόμενο στάδιο Στα φορτία εφαρμόζεται ένα σταθερό ρεύμα για να αποκτήσουν συγκεκριμένο δυναμικό στα άκρα τους

43 Μετατροπέας ψηφιακού σήματος σε αναλογικό

44 Μετατροπέας ψηφιακού σήματος σε αναλογικό

45 Μετατροπέας ψηφιακού σήματος σε αναλογικό

46 Μετατροπέας ψηφιακού σήματος σε αναλογικό
Η έλλειψη γραμμικότητας και μονοτονίας οφείλεται στη χρήση ενεργού φορτίου για την πόλωση του DAC Στο μέσο της δυναμικής περιοχής η συμπεριφορά είναι καλύτερη, διότι τα ρεύματα, άρα και οι τάσεις πόλωσης, έχουν παρόμοιες τιμές στους δύο κλάδους

47 Μετατροπέας ψηφιακού σήματος σε αναλογικό

48 Συγκριτής

49 Συγκριτής Μονάδα εισόδου Κάνει μετατροπή τάσης σε ρεύμα
Χρησιμοποιεί διαφορικό ζεύγος Έχει μια είσοδο Vref που αποτελεί την τάση αναφοράς  κέντρο δυναμικής περιοχής

50 Συγκριτής Μονάδα εισόδου
Ανάλογα με τη σχέση των τάσεων εισόδου, τα ρεύματα κατανέμονται ανάλογα στους κλάδους Για τα ρεύματα ισχύουν οι σχέσεις

51 Συγκριτής Πρώτο στάδιο σύγκρισης
Το ρεύμα Iin παράγεται από το σήμα εισόδου Το ρεύμα Iref παράγεται από τον DAC Ισχύει:

52 Συγκριτής Πρώτο στάδιο σύγκρισης
Όλα τα transistors λειτουργούν στο pinch-off  πηγές ρεύματος

53 Συγκριτής Δεύτερο στάδιο σύγκρισης
Επιταχύνει τα αποτελέσματα της σύγκρισης Θέτει πολύ γρήγορα μια κατάλληλη αρχική συνθήκη για τον κοινό κόμβο εξόδου του πρώτου σταδίου Περιορίζονται λοιπόν οι άσκοπες μεταβάσεις

54 Συγκριτής Δεύτερο στάδιο σύγκρισης Πρώτο βήμα:
Βραχυκυκλώνονται οι αντιστροφείς Το δυναμικό στους κόμβους N+ και N- προσεγγίζει γρήγορα το δυναμικό κατωφλίου του αντιστροφέα

55 Συγκριτής Δεύτερο στάδιο σύγκρισης
Για πιο σωστά αποτελέσματα, καθορίζουμε το δυναμικό κατωφλίου του αντιστροφέα ίσο με το δυναμικό ισορροπίας του πρώτου σταδίου

56 Συγκριτής Δεύτερο στάδιο σύγκρισης Δεύτερο βήμα:
Ανοίγουν τα βραχυκυκλώματα του προηγούμενου βήματος Εφαρμόζεται η θετική ανάδραση

57 Συγκριτής Δεύτερο βήμα σύγκρισης
Χρησιμοποιεί θετική ανάδραση και επιταχύνει σε μεγάλο βαθμό τη λειτουργία του συγκριτή Εκμεταλλεύεται μια μικρή διαφορά τάσης, και χρησιμοποιώντας τη σαν αρχική συνθήκη, κλειδώνει υπό μορφή latch στην τιμή του αποτελέσματος

58 Συγκριτής Τρίτο στάδιο σύγκρισης
Τα βραχυκυκλώματα που δημιουργούν οι διακόπτες δεν είναι ιδανικά Προκαλείται πτώση τάσης ανάλογα με τη φορά του ρεύματος Η πτώση τάσης είναι πολύ μικρή, αλλά μπορεί να χρησιμοποιηθεί σαν αρχική συνθήκη για το latch Μόλις κλείσουν οι διακόπτες του latch, οι αντιστροφείς ενισχύουν συνεχώς το σήμα με κυκλική ανατροφοδότηση

59 Συγκριτής Βήματα λειτουργίας:
Το πρώτο στάδιο παράγει τα δύο ρεύματα ανάλογα με τις τιμές εισόδου και αναφοράς Η διαφορά τους δημιουργεί μια μικρή πτώση τάσης στους κλειστούς διακόπτες του δεύτερου σταδίου Μόλις έρθει η φάση της εξαγωγής του αποτελέσματος: Ανοίγουν οι διακόπτες του δεύτερου σταδίου Κλείνουν οι διακόπτες του τρίτου σταδίου Το δυναμικό στους κόμβους εξόδου φτάνει την τελική του τιμή

60 Συγκριτής

61 Μετατροπέας αναλογικού σήματος σε ψηφιακό

62 Μετατροπέας αναλογικού σήματος σε ψηφιακό

63 Μετατροπέας αναλογικού σήματος σε ψηφιακό

64 Μετατροπέας αναλογικού σήματος σε ψηφιακό
Αποτελεί ένα αρκετά γρήγορο κύκλωμα  συχνότητα ρολογιού 125MHz Μπορεί να χρησιμοποιηθούν πολλοί ADC’s με την τεχνική του interleaving, ώστε να αυξηθεί σημαντικά η συχνότητα δειγματοληψίας Ένα μέρος του μπορεί να υλοποιηθεί σαν flash ADC