Klasičan CMOS sklop. Klasičan CMOS sklop Svojstva klasičnog CMOS sklopa lokalna n–podloga oksidna izolacija (LOCOS) podešavanje napona praga ionskom.

Παρουσίαση με θέμα: "Klasičan CMOS sklop. Klasičan CMOS sklop Svojstva klasičnog CMOS sklopa lokalna n–podloga oksidna izolacija (LOCOS) podešavanje napona praga ionskom."— Μεταγράφημα παρουσίασης:

1

2 Klasičan CMOS sklop

3 Svojstva klasičnog CMOS sklopa
lokalna n–podloga oksidna izolacija (LOCOS) podešavanje napona praga ionskom implantacijom kanala polisilicijske upravljačke elektrode

4 Submikrometarski CMOS sklop

5 Svojstva sumikrometarskog CMOS sklopa
plitka žljebna izolacija (engl. shallow trench isolation – STI) n+ polisilicij nMOS tranzistora i p+ polisilicij pMOS tranzistora dodatni slabo vodljivi slojevi uvoda i odvoda (engl. lightly doped drain – LDD) kontakti elektroda izvedeni sa slojem silicida

6 Tehnološki proces 0,18 μm‑ski CMOS proces tvrtke TSMC (Taiwan Semiconductor Manufacturing Corporation) pod šifrom “tsmc-018-t29b_mm_non_epi” Parametri procesa preuzeti su sa web stranice

7 MOS tranzistor Strujno‑naponske karakteristike
Područje zapiranja: za uGS < UGS0 iD = 0 Triodno područje: za uGS > UGS0 koeficijent struje:

8 MOS tranzistor Napon praga
uz napon podloge uBS = 0 u inverziji:

9 MOS tranzistor Napon praga - utjecaj napona podloge

10 MOS tranzistor Zasićenje tranzistora s dugim kanalom
Područje zasićenja: za uDS > uGS - UGS0

11 MOS tranzistor Izlazne karakteristike tranzistora s dugim kanalom

12 MOS tranzistor Driftna brzina nosilaca
aproksimacija:

13 MOS tranzistor Zasićenje tranzistora s kratkim kanalom
Područje zasićenja brzine nosilaca: za uDS > UDSs struja dovoda

14 MOS tranzistor Izlazne karakteristike tranzistora s kratkim kanalom

15 MOS tranzistor Usporedba izlaznih karakteristika
dugi kanal kratki kanal za UDS = UGS = 1,8 V ID = 310 mA ID = 242 mA

16 MOS tranzistor Usporedba prijenosnih karakteristika
dugi kanal kratki kanal

17 MOS tranzistor Izlazne karakteristike pMOS tranzistora

18 MOS tranzistor Izlazne karakteristike nMOS i pMOS tranzistora
nMOS tranzistor pMOS tranzistor za |UDS | = |UGS | = 1,8 V ID = 242 mA ID =  119 mA

19 MOS tranzistor Područje struje početka protjecanja
Za uGS > UGS0

20 MOS tranzistor Kapaciteti
MOS kapaciteti: CGS, CGB i CGD Kapaciteti osiromašenih slojeva: CBS i CBD

21 MOS tranzistor Struktura
maksimalna vrijednost kapaciteta kanala kapaciteti preklapanja ukupni MOS kapaciteti

22 MOS tranzistor Raspodjela kapaciteta kanala
pri prijelazu iz triodnog područja u područje zasićenja uz UDS = 0

23 MOS tranzistor Kapaciteti osiromašenih slojeva
Cjb - gustoće kapaciteta donjeg dijela pn spoja po jedinici površine Cjw - gustoće kapaciteta bočnih stranica po jedinici dužine u = uBS za kapacitet CBS u = uBD za kapacitet CBD

24 MOS tranzistor Parametri kapacitivnog modela
za 0,18 μm‑ski CMOS proces

25 MOS tranzistor Serijski otpori
LRS i LRD - udaljenosti uvoda i odvoda do upravljačke elektrode RSH - slojni otpor implantiranih područja uvoda i odvoda za 0,18 μm‑ski CMOS proces: RSHn = 6,7 /, RSHp = 7,5 /

26 MOS tranzistor Pravila skaliranja

27 MOS tranzistor Primjer skaliranja

28 MOS tranzistor Predvidiv razvoj CMOS sklopova

29 MOS tranzistor Skaliranje – kratki kanal
Napon praga se smanjuje sa skraćenjem kanala Napon praga praktički se linearno smanjuje s porastom napona UDS

30 MOS tranzistor Skaliranje – kratki kanal
Napon praga povećava se sa suženjem kanala

31 MOS tranzistor SPICE SPICE (Simulation Program with Integrated Circuits Emphasis) - program za električku analizu sklopova PSpice - unutar pragrama Microwind – WinSpice - LTSpice/SwitcherCAD III -

32 MOS tranzistor SPICE modeli
Level 1 - klasični model MOS tranzistora s dugim kanalom Level 2 -  fizikalni model MOS tranzistora s kratkim kanalom Level 3 – empirijski model MOS tranzistora s kratkim kanalom BSIM (Berkeley Short‑Channel IGFET Model) -  BSIM1, BSIM2, BSIM3 i BSIM4, BSIMSOI

33 MOS tranzistor BSIM3 i BSIM4 modeli
Svojstva: za sumikrometarske tranzistore, nekoliko stotina parametra, uz nominalne vrijednosti parametara ovisnosti o dimenzijama kanala, efekti kratkog kanala poput smanjenja pokretljivosti zbog vertikalnog polja u kanalu, zasićenja brzine nosilaca, promjene napona praga s naponom odvoda, modulacije dužine kanala, struje podloge, struje početka protjecanja, jedinstven izraz za struju odvoda u svim područjima rada. Detaljniji opis modela:

34 MOS tranzistor Model za digitalne sklopove
MOS tranzistor – radi kao sklopka za uGS < UGS0 - sklopka je isključena za uGS  UGS0 - sklopka je uključena Ruk – nadomjesni otpor iz izlaznih karakteristika tranzistora

35 MOS tranzistor Analitički model izlaznih karakteristika
za uGS < UGS0 za uGS ≥ UGS0

36 MOS tranzistor Parametri strujno-naponskih karakteristika
0,18 μm‑ski CMOS proces – parametri za digitalne sklopove (LM = 0,2 mm)

37 MOS tranzistor Usporedba realnih i aproksimiranih karakteristika

38 MOS tranzistor Kapaciteti kanala – digitalni sklop
prosječne vrijednosti

39 MOS tranzistor Kapaciteti osiromašenih slojeva – digitalni sklop
prosječna vrijednost kapaciteta

40 MOS tranzistor Tranzistori za analogne sklopove
izvode se s debljim oksidom radi većeg napona napajanja, izvode se s dužim kanalom radi većeg izlaznog otpora (LM = 1 mm), rade u području zasićenja. Analitički model izlaznih karakteristika

41 MOS tranzistor Tranzitori za analogne sklopove
nMOS tranzistor pMOS tranzistor LM = 1 mm, W/L = 1,5

42 MOS tranzistor Parametri strujno-naponskih karakteristika
0,18 μm‑ski CMOS proces – parametri za analogne sklopove (LM = 1 mm)

43 MOS tranzistor Nadomjesni spoj za mali signal

44 MOS tranzistor Niskofrekvencijski parametri

45 MOS tranzistor Kapaciteti

46 Bipolarni tranzistori
Supstratni pnp tranzistor: emiter - p+ područje uvoda ili odvoda , baza - lokalna n‑podloga, kolektor - zajednička p‑podloga. npn tranzistor: dodatne p‑bazne difuzije ili implantacije unutar lokalne n‑podloge, kolektor - lokalna n‑podloga, emiter – n+ područja uvoda ili odvoda.

47 Otpornici Slojevi CMOS strukture: (za 0,18 μm‑ski proces)
n+ sloj - 59 /, lokalna n‑podloga - 925 /, polisilicij - 337 /. MOS tranzistori u triodnom području: veći otpor, ali nelinearnost.

48 Kondenzatori Kapacitet između dva polisilicijska sloja
MOS tranzistori s kratko spojenim uvodom i odvodom