מכטרוניקה אלקטרוניקה ספרתית סתיו תשס"ה 2004/2005

Παρουσίαση με θέμα: "מכטרוניקה אלקטרוניקה ספרתית סתיו תשס"ה 2004/2005"— Μεταγράφημα παρουσίασης:

1 מכטרוניקה אלקטרוניקה ספרתית סתיו תשס"ה 2004/2005
A ד"ר אמיר שפירא המחלקה להנדסת מכונות אוניברסיטת בן-גוריון בנגב

2 במערכות ספרתיות נהוג להשתמש בשתי רמות מתח המייצגות שני מצבים לוגיים "0" ו- "1". כדי לייצג אינפורמציה יותר מורכבת משני מצבים "0" ו- "1" משתמשים בשיטת המשקלים הבינאריים. הערה: בחיי היום- יום מקובלת השיטה העשרונית. דוגמאות: מעבר מבינארי לעשרוני - בסיס הקסאדצימאלי – בסיס 16 ( 16 ספרות): ניתן לרשום מספרים גדולים בבסיס בינארי באופן מקוצר ע"י שימוש בבסיס הקסאדצימאלי

3 סיבית (BIT) – ספרה בינארית אחת "0" או "1".
בית (BYTE) – צירוף של 8 סיביות. קודים נוספים המשמשים במערכות ספרתיות: קוד ASCII (American Standard Code for Information Interchange) – בקוד זה כל סימן (לדוגמא אות) מיוצג ע"י מספר בן 8 סיביות לדוגמא: צופן B.C.D – שיטה לייצוג מספרים עשרוניים בספרות בינאריות. בשיטה זו המבנה העשרוני נשמר וכל ספרה עשרונית מיוצגת ע"י מספר בינארי בן 4 סיביות לדוגמא: באמצעות שיטה זו קשה לבצע פעולות מתמטיות והיא בזבזנית בסיביות, אבל נוחה לצורך הצגה ספרתית של תוצאות לדוגמה באמצעות רכיב Seven Segment.

4 התקנים לוגיים בסיסיים שתי קבוצות: התקנים צירופיים: היציאה נקבעת ע"פ הכניסה הנוכחית בלבד. התקני עקיבה: היציאה נקבעת ע"פ הכניסה הנוכחית וההיסטוריה של הכניסה (או היציאה) התקנים צרופים בסיסיים: Y A 1 BUFFER (חוצץ) רמת המתח ביציאה שווה לרמת המתח בכניסה, מגביר זרם. A Y=A Y A 1 Y = A A NOT (מהפך) 74HC32

5 Y B A 1 AND המוצא "1" רק אם כל הכניסות "1". Y = A B A B 74LS08 Y B A 1 NAND היפוך של AND. Y = A B A B Y B A 1 OR המוצא "1" אם אחת הכניסות "1". A B Y = A + B 74HC04

6 C B A 1 NOR היפוך של OR. A B Y = A + B C B A 1 XOR (Exclusive OR) המוצא "1" רק אם הכניסות שונות זו מזו. A B Y = A B = AB + AB C B A 1 משווה לוגי (Exclusive NOR) המוצא "1" רק אם הכניסות שוות זו לזו. A B Y = A B = A B = AB + AB

7

8 כללים באלגברה בוליאנית
כללי ההיפוך כלל השלילה הכפולה כללי הכפילות כללי האפס כללי היחידה כללי החילוף כללי הקיבוץ כללי הפילוג כללי הצמצום כללי דמורגן

9 שלבים תכנון מעגל לוגי: הגדרת הבעיה במילים או ע"י טבלת אמת.
רישום ביטוי בוליאני. פישוט הביטוי כך שיצריך רכיבים באופן אופטימאלי (מספר שערים, סוגי שערים). שרטוט מעגל.

10 מימוש פונקציה מתוך טבלת אמת
Y C B A 1 סכום של מכפלות מסכמים את כל המצבים שהתוצאה שלהם "1". Y = A B C A B C היציאה שווה "1" אם מספר אי זוגי של כניסות שווים "1".

11 מרבב – Multiplexer (mux):
מערכת צירופית הבוררת מבוא נתונים אחד מבין מספר מבואות ומעבירה למוצא את ערכו. דוגמא: מרבב מרבב D0 Y D1 D3 D2 S1 S0 מבואות ברירה מבואות נתונים מוצא 74151 Y S0 S1 D0 D1 1 D2 D3

12 מימוש מרבב באמצעות שערים לוגיים
S0 (S0) (S1) S1 D0 D1 D2 D3 Y

13 מפלג – Demultiplexer (demux):
מערכת צירופית המנתבת מבוא נתונים אחד, ומעבירה את ערכו לאחד מתוך מספר מוצאים. דוגמא: מפלג מפלג Y0 D Y1 Y3 Y2 S1 S0 מבואות ברירה מבוא נתונים מוצאים Y3 Y2 Y1 Y0 S0 S1 D 1

14 מקודד –Encoder : מערכת צירופית בה המוצאים תלויים בכניסות על פי קוד מסוים. דוגמא: מקודד (מספר) בינארי Y0 Y1 D3 D0 מבואות (רק מבוא אחד שווה "1") מוצא – מספר בינארי מקודד בינארי D2 D1 Y1 Y0 D3 D2 D1 D0 1

15 מפענח –Decoder : מערכת צירופית המבצעת פענוח של מידע מוצפן. דוגמא: מפענח (מספר) בינארי D0 D1 Y3 Y0 מוצאים (רק מוצא אחד שווה "1") מבוא – מספר בינארי מפענח בינארי Y2 Y1 Y3 Y2 Y1 Y0 D0 D1 1

16 BCD to 7-SEG. display decoder 7447 D2 D1
קיימים גם סוגים נוספים של מפענחים, סוג נפוץ הוא מפענח תצוגת שבעת מקטעים Seven Segment Decoder. D3 D0 מבוא בצופן BCD BCD to 7-SEG. display decoder 7447 D2 D1 abcdefg a b c d e f g התצוגה מורכבת משבעה מקטעים ישרים (לדים או גביש נוזלי). לכל מקטע יש מבוא מתאים (מסומן באות a-g), רמה לוגית אפס במבוא של מקטע מסוים תגרום למקטע להאיר ואילו רמה לוגית "1" תשאיר את המקטע כבוי (פעיל בנמוך) כדי להציג את הספרות העשרוניות משתמשים במפענח מצופן BCD לתצוגת שבעת מקטעים. לדוגמא: הצגת הספרות 3 או 5 a b c d g a c d f g g f e d c b a D0 D1 D2 D3 1

17 היציאה נקבעת ע"פ הכניסה הנוכחית וההיסטוריה של הכניסה (או היציאה).
התקני עקיבה היציאה נקבעת ע"פ הכניסה הנוכחית וההיסטוריה של הכניסה (או היציאה). מבנה כללי: מערכת צירופית התקן זיכרון כניסה יציאה דלגלג (Flip-lop) – יחידת זיכרון המסוגלת לאכסן סיבית אחת: דלגלד SR סימול Q0 ,Q0 – מצב קודם S – Set R – Reset NA – Not Available מצב אסור (אחריו היציאה לא מוגדרת) Q R S Q0 1 NA S Q R

18 מימוש דלגלד SR ע"י שימוש בשערי NAND ו- NOT S
דוגמא: דיאגראמת זמנים מימוש דלגלד SR ע"י שימוש בשערי NAND ו- NOT S R Q t שמירת מצב S S(k) Q(k) QR Q Q(k) R(k) QR R בדיקה:

19 שימוש אופייני של דלגלגים הוא ביטול רטט של לחצנים מכאניים:
5V off on Q A B S Q A on B off R 5V בעקבות השימוש בדלגלג הרטט של המפסק ברגע הניתוק וברגע הסגירה אינו משפיע על Q. (כאשר המפסק במצב ביניים, לא ב- on ולא ב- off, מצב היציאה נשמר)

20 כאשר CLK=‘0’ אז הדלגלג שומר על מצבו.
דלגלג D D Q CLK 7474 Q D CLK Q0 x 1 סימול: CLK D Q t שמירת מצב כאשר CLK=‘0’ אז הדלגלג שומר על מצבו. כאשר CLK=‘1’ אז מצב היציאה זהה למצב הכניסה.

21 רגיסטר- איחסון או Latch
זהו רכיב IC המאחסן byte אחד (=8 סיביות), מקווי הנתונים שערכם בהמשך יכול להשתנות. מעבד זעיר D7 D0 קווי נתונים 5V Enable C D Q C D Q 74374 Q0 Q7

22 אוגר הזזה (Shift Register)
זהו רגיסטר המשמש לאיחסון סיביות המגיעות בצורה טורית דרך serial line (לדוגמא RS232) V t T 2T 3T 4T 5T 6T 7T 8T מייצג את ה byte לדוגמא הגיעה אחרונה הגיעה ראשונה מניחים שהצד השולח והמקבל מאזינים לגל ריבועי בעל זמן מחזור T הנקרא סיגנל שעון הפולסים משודרים ונקלטים עפ"י קצב השעון וזו נקראת מערכת סינכרונית. CP D0 Q0 D1 Q1 D7 Q7 SI Clock 5V 74175 כל "עליית" שעון דלגלג Di מעביר נתון לדלגלג Di-1 דרושים 8 מעברי שעון חיוביים ("עליות" שעון שכדי לטעון נתון.

23 דוגמא הצד המשדר מחזיק קו נוסף, העולה ל-1 כאשר מסתיים שידור ה byte . רוצים לאחסן את ה byte ב Latch כדי לאפשר 8T שניות לקריאת ה byte הבא שמגיע. input Shift Register 74175 Clock Octal Latch 74374 End of Byte Enable Output byte

24 בדרך כלל למונים יש גם מבואות טעינה, מבוא איפוס ומבוא אפשור מניה.
מונה מונה הוא רכיב אשר סופר את דפקי השעון המוזנים אליו ומציג את תוצאת המניה (בדרך כלל בצופן בינרי). Q0 Q1 Q2 נשא 1 g1 g2 בדרך כלל למונים יש גם מבואות טעינה, מבוא איפוס ומבוא אפשור מניה. ניתן לשנות את מספר המצבים של מונה בינרי (גודל מחזור המניה). דוגמא: נניח שלצורך עבודה עם קוד BCD דרוש מונה בינרי בעל 10 מצבים (סופר עד 9 ומתאפס) Load D3 Q3 Q2 Q1 Q0 CLR CP CE CO מבוא אפשור מניה ‘1’ נשא מוצא ‘0’ מבוא איפוס אסינכרוני מבוא טעינה סינכרוני מוצאי המונה מבואות טעינה במקרה זה בחרנו לאפס דרך מבוא הטעינה ולא דרך מבוא האיפוס כי מבוא הטעינה הוא סינכרוני (מתוזמן שעון CP) לכן המעבר מ- 9 ל- 0 מתוזמן לפי CP 74LS93 זיהוי הספרה (1001)2=(9)10

25 משמש לבניה של מעגלי זמן, שני שימושיו העיקריים הם:
הרכיב 555 משמש לבניה של מעגלי זמן, שני שימושיו העיקריים הם: חד יציב – באופן כללי הרכיב נמצא במצב היציב, כאשר ניתן אות דרבון הרכיב עובר למצב הלא יציב למשך פרק זמן מוגדר מראש וחוזר למצב היציב. מעגל זה מאפשר ליצור פולס אחד באורך רצוי. אל יציב – שני מצבים לא יציבים, הרכיב שוהה בכל מצב פרק זמן מוגדר מראש ומחליף מצב. מעגל זה משמש כמתנד. מבנה הרכיב (8 הדקים): S R Q 5 KΩ Q1 (3) A2 A1 (4) (8) (6) (5) (2) (7) (1) מתח סף threshold מתח בקרה control voltage דרבון trigger אדמה GND VCC איפוס reset מוצא output פריקה discharge הרכיב נקרא 555 ע"ש שלושת הנגדים הפנימיים רגל (4) מיועדת לאיפוס הדלגלג הטרנזיסטור Q1 יכול להיות באחד משני מצבים: רוויה – כאשר Q=‘0’ קטעון – כאשר Q=‘1’

26 חד יציב S R Q 5 KΩ Q1 (3) A2 A1 (4) (8) (6) (5) (2) (7) (1) C 0.01μF VCC Out (2/3)VCC (1/3)VCC דרבון תפקיד הקבל המחובר להדק 5 הוא למנוע מרעשים המתפתחים על הדק זה להשפיעה על פעולת המגל. הדק (4) מחובר בקביעות ל- VCC כדי למנוע איפוס הדלגלג דרך מבוא האיפוס. הרכיבים R,C קובעים את משך הזמן שבו היציאה תהיה במצב הלא יציב. הדרבון (מסמן מעבר למצב לא יציב) מתבצע כאשר הדק (2) יורד ל- ‘0’, ביתר הזמן הדק זה צריך להיות במצב ‘1’ (גדול מ- VCC(1/3))

27 כאשר אות הדירבון חוזר ל- ‘1’, R חוזר להיות ‘0’ ומוצא הדלגלג לא משתנה.
S R Q t trigger VC (6) T (2/3)VCC VCC במצב היציב Q=‘1’ לכן הטרנזיסטור Q1 ברוויה, הקבל לא יכול להטען, S=‘0’ ו- R=‘1’. כאשר אות הדירבון יורד ל- ‘0’, R משנה מצב ל- ‘1’, לכן Q=‘0’, הטרנזיסטור Q1 בקטעון והקבל מתחיל להטען. כאשר אות הדירבון חוזר ל- ‘1’, R חוזר להיות ‘0’ ומוצא הדלגלג לא משתנה. כאשר המתח על הקבל מגיע ל- (2/3)VCC S הופך להיות ‘1’ לכן Q=‘1’, הטרנזיסטור Q1 ברוויה והקבל פורק מהר את המתח דרך הטרנזיסטור לאדמה. בגלל הפריקה של הקבל S חוזר להיות ‘0’, Q נשאר ‘1’ והטרנזיסטור Q1 נשאר ברוויה.

28 אל יציב S R Q 5 KΩ Q1 (3) A2 A1 (4) (8) (6) (5) (2) (7) (1) R1 C 0.01μF VCC Out (2/3)VCC (1/3)VCC R2 ברגע הפעלת המעגל המתח על הקבל הוא אפס, לכן R=‘1’, S=‘0’, Q=‘0’’, הטרנזיסטור Q1 בקטעון והקבל נטען דרך R1+R2. כאשר המתח על הקבל עובר (1/3)VCC אז R=‘0’, S=‘0’ ו- Q ממשיך להיות ‘0’.

29 S R Q t VC (6) T2 (2/3)VCC (1/3)VCC T1 כאשר המתח על הקבל עובר את - (2/3)VCC אז R=‘0’, S=‘1’, Q=‘1’’, הטרנזיסטור Q1 ברוויה והקבל מתפרק דרך R1. כאשר המתח על הקבל יורד מתחת ל- (2/3)VCC אז R=‘0’, S=‘0’ ו- Q נשאר ב- ‘1’. כאשר המתח על הקבל יורד מתחת ל- (1/3)VCC אז R=‘1’, S=‘0’, Q=‘0’’, הטרנזיסטור Q1 ברוויה והקבל שוב נטען דרך R1+R2. כאשר המתח על הקבל עובר את - (1/3)VCC אז R=‘0’, S=‘0’, ו- Q נשאר ב- ‘0’. וחוזר חלילה.

30

31

32