GV giảng dạy: Huỳnh Thái Hoàng Nhóm 4: Bùi Trung Hiếu

Παρουσίαση με θέμα: "GV giảng dạy: Huỳnh Thái Hoàng Nhóm 4: Bùi Trung Hiếu"— Μεταγράφημα παρουσίασης:

1 THIẾT KẾ-BỔ SUNG KHÂU ĐIỀU CHỈNH VÀO HỆ THỐNG KHÔNG CÓ VÒNG KÍN
GV giảng dạy: Huỳnh Thái Hoàng Nhóm 4: Bùi Trung Hiếu Nguyễn Xuân Bắc Lê Trọng Nam Nguyễn Thạch Tuyên

2 Mở đề: Giới hạn ứng dụng của các bài toán bổ sung, thiết kế hệ thống điều khiển nối tiếp: Phải biết được đặc tính động học của hệ hở. R(s) + C(s) - Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

3 Mở đề: R(s) C(s) R(s) C(s)
Giới hạn ứng dụng của các bài toán bổ sung, thiết kế hệ thống điều khiển nối tiếp: Phải mở vòng kín để khảo sát đặc tính động học của hệ hở. R(s) + C(s) - Không thể áp dụng nếu hệ thống không có vòng kín R(s) C(s) Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

4 Thiết kế và bổ sung khâu điều khiển trễ pha
Muốn bổ sung một khâu trễ pha, hệ thống phải có dạng: R(s) + C(s) - H(s) Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

5 Thiết kế và bổ sung khâu điều khiển trễ pha
Từ hàm truyền ban đầu, giả sử có dạng như sau: R(s) C(s) Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

6 Thiết kế và bổ sung khâu điều khiển trễ pha
Thực hiện biến đổi RN (s) E(s) R(s) R(s) + + C(s) - + Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

7 Thiết kế và bổ sung khâu điều khiển trễ pha
Thực hiện biến đổi RN (s) E(s) R(s) + + C(s) - + Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

8 Thiết kế và bổ sung khâu điều khiển trễ pha
Thực hiện biến đổi RN (s) E(s) + C(s) - Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

9 Thiết kế và bổ sung khâu điều khiển trễ pha
Trên, ta đã thực hiện biến đổi tương đương một hàm truyền không có vòng kín (hoặc không mở vòng được) thành hàm truyền có vòng kín, đảm bảo có thể áp dụng các lý thuyết về phương pháp hiệu chỉnh nối tiếp kinh điển đã biết. Tóm lại, các bước tiến hành gồm có: Tương đương hàm truyền ban đầy thành hàm truyền có 2 vòng hồi tiếp, với vòng hồi tiếp dương bên trong và hồi tiếp âm ở ngoài. Thiết kế khâu hiệu chỉnh cho vòng kín có hàm truyền mở vòng là G(s) Hệ thống thực sự sau hiệu chỉnh sẽ có dạng: RN (s) E(s) R(s) + + C(s) - + Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

10 Ứng dụng: Trong phạm vi phần này, xin đưa ra ví dụ dựa trên bài báo của hai tác giả đã đưa ra ý tưởng. Ví dụ 1: Xét động cơ DC sau (Kích từ dạng nối tiếp) Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

11 Gbb(s) Ứng dụng: V(s) ω(s) Thực hiện biến đổi: Ví dụ 1:
Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

12 Ứng dụng: Ví dụ 1(Kết quả)
Thời gian xác lập khi điểm zero của khâu hiệu chỉnh thay đổi Thời gian xác lập(seconds) Tọa độ điểm zero được chọn Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

13 Khoảng đạt giá trị nhỏ nhất
Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

14 Ứng dụng: Ví dụ 1(Kết quả)
Độ vọt lố khi điểm zero của khâu hiệu chỉnh thay đổi Độ vọt lố Tọa độ điểm zero được chọn Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

15 Ứng dụng: Ví dụ 1(Kết quả)
Khoảng đạt giá trị nhỏ nhất Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

16 Ứng dụng: Ví dụ 1(Kết quả)
Dựa trên các hình vẽ, ta chọn zero=10: Vậy: pole = 0.2 Khâu bù chỉnh thu được: Từ đó, ta có các kết quả đáng quan tâm sau: Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

17 Ứng dụng: Ví dụ 1(QĐNS)
Quỹ đạo nghiệm số của hệ thống trước hiệu chỉnh (Gbb) Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

18 Ứng dụng: Ví dụ 1(QĐNS)
Khi có thêm khâu hiệu chỉnh, phân bố cực và zero thay đổi Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

19 Ứng dụng: Ví dụ 1 (Đáp ứng với hàm nấc đơn vị)
Đã hiệu chỉnh Trước hiệu chỉnh Kết luận: Khâu trễ pha thêm vào không làm mất đi các tính chất quá độ của hệ thống trước bù chỉnh. Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

20 Thiết kế và bổ sung khâu điều khiển trễ pha
Bài toán đặt ra là thiết kế khâu trễ pha để giữ lại các tính chất tốt của quá trình hệ thống quá độ, và cải thiện đáp ứng xác lập. E(s) R(s) + + C(s) RN(s) - + Nếu biến đổi tương đương: R(s) C(s) RN(s) Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

21 Thiết kế và bổ sung khâu điều khiển trễ pha
Ta có các kết quả sau: Nếu phân bố cực của Gc1 không làm ảnh hưởng đáng kể tới hệ thống ban đầu thì đáp ứng quá độ sẽ không thay đổi đáng kể. Với nhận xét đó, ta xét lại ví dụ trên: Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

22 Ví dụ 1: (Xét ảnh hưởng tới hệ thống chưa bù chỉnh)
Kết luận: Dạng quỹ đạo nghiệm số không thay đổi Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

23 Ví dụ 1: (Xét ảnh hưởng tới hệ thống chưa bù chỉnh)
Sau hiệu chỉnh Trước hiệu chỉnh Kết luận: Đáp ứng quá độ của khâu hiệu chỉnh rất tốt, đồng thời sai số xác lập giảm đáng kể. POT=0, Tset=0.698s, Steady State error=0 Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

24 Ví dụ 1: (Kết luận) Ta thấy rằng việc bổ sung và hiệu chỉnh khâu trễ pha vào hệ thống không làm mất đi tính tốt vốn có của hệ thống, lại cải thiện đáng kể sai số xác lập, làm hệ thống có tính chất tốt hơn. Vấn đề đặt ra là: Có phải cách thiết kế, bù chỉnh một khâu động học vào hệ thống có sẵn dạng “mờ” như trong đề tài này nêu ra bị giới hạn cho khâu trễ pha? Lời đáp là không, ta có thể mở rộng cho các khâu động học khác, ví dụ khâu sớm pha, hoặc sớm trễ pha, PID... Cách giải quyết vấn đề sẽ vẫn như khi ta giải quyết cho khâu trễ pha, nghĩa là cũng theo những bước tuần tự đã nêu. Thiết kế và bổ sung khâu động học dạng nối tiếp Nhóm 4

25 Phần 2: Phương pháp tối ưu trong thiết kế
Nêu vấn đề: Tại sao tôi gọi phương pháp này là tối ưu trong thiết kế? Các bạn thử đặt ra các tình huống sau: Bạn muốn thiết kế/bù chỉnh một hệ thống, sao cho hệ thống mới có POT, hoặc Tset, hoặc SSE bị giới hạn bởi giá trị nào đó, đồng thời muốn các tính chất còn lại là tối ưu. Có thể đưa ra yêu cầu khắc khe hơn: bạn muốn tất cả những yếu tố trên đạt trong một biên giới nào đó, và muốn tối ưu kết quả của mình. Vấn đề thứ hai đặt ra: liệu cách ta thường làm trong bài toán thiết kế khâu trễ pha dùng QĐNS có phải là “Không ảnh hưởng đáng kể” tới đáp ứng quá độ của hệ thống trước khi hiệu chỉnh nếu các điểm cực và zero tiến tới 0? Phương pháp tối ưu trong thiết kế hệ thống Nhóm 4

26 Phần 2: Phương pháp tối ưu trong thiết kế
Giải quyết vấn đề: Chúng ta sẽ giải quyết vấn đề 2 trước, nó sẽ dẫn nhập vào vấn đề 1 Nêu lại vấn đề: Trong phần thiết kế khâu hiệu chỉnh trễ pha dùng QĐNS trang : “...có thể đặt cực và zero của khâu hiệu chỉnh trễ pha nằm rất gần góc toạ độ so với phần thực của nghiệm s*1,2“(tức cặp cực quyết định) Bạn đã thấy kết quả của nhận định này là không hoàn toàn chính xác. (Xem lại slide khi zero và cực thay đổi, đáp ứng quá độ thay đổi theo) Bây giờ, ta xét lại ví dụ nêu trong giáo trình trang 195. Phương pháp tối ưu trong thiết kế hệ thống Nhóm 4

27 Ví dụ 2: Phương pháp tối ưu trong thiết kế
VD2: Hãy thiết kế Gc(s) sao cho hệ thống sau hiệu chỉnh có SSE=0,02 (với tín hiệu vào là hàm dốc) và đáp ứng quá độ thay đổi không đáng kể. Cho zero của khâu hiệu chỉnh thay đổi trong tầm từ 0,05Real(s *1,2) đến 50Real(s*1,2), ta có các kết quả về POT, TSET, SSE đáng quan tâm sau: Phương pháp tối ưu trong thiết kế hệ thống Nhóm 4

28 Ví dụ 2: Kết quả Xu hướng zero càng tiến về 0, Tset không là hàm đồng biến Phương pháp tối ưu trong thiết kế hệ thống Nhóm 4

29 Ví dụ 2: Kết quả POT khi zero càng tiến về 0 càng giảm
Phương pháp tối ưu trong thiết kế hệ thống Nhóm 4

30 Ví dụ 2: Kết quả Pot=pot(g) IAE=IAE(sys,sig)
Như đã thấy, nếu ta cứ theo thói quen, lấy zero=0,1real(s*1,2), kết quả không phải lúc nào cũng đúng (ví dụ 1), hoặc lúc nào cũng tối ưu (Ví dụ 2) Tuy nhiên, nếu ta áp dụng tiêu chuẩn sai số IAE để khảo sát, cả 2 trường hợp trên đều cho kết quả tối ưu. Nhiều khi, tiêu chuẩn IAE cho kết quả là tốt nhất, nhưng không đạt tiêu chuẩn về POT, Tset, lúc ấy cần phải có sự giới hạn. Tôi đã viết sẵn chương trình cho các hàm riêng biệt như Tset=settling_time(g) Pot=pot(g) IAE=IAE(sys,sig) Phương pháp tối ưu trong thiết kế hệ thống Nhóm 4

31 Mở rộng: Thuật toán để giải tìm nghiệm tối ưu cho hệ thống, ta theo các cấu trúc sau: Nếu chỉ quan tâm đến sao cho đáp ứng là tốt nhất. Phương pháp tối ưu trong thiết kế hệ thống Nhóm 4

32 {…} zeropoint=0.05*real(Dpoles):st:5*real(Dpoles); %st là khoảng chia polepoint=zeropoint./Beta; k=0; while(1) k=k+1; gc=tf([1 zeropoint(k)],[1 polepoint(k)]); Kc=1/abs(freqresp(g*gc,dpoles)); gc=zpk(Kc*gc); sys=feedback(g*gc,1); err(k)=IAE(sys); %thêm vào các đk kiểm tra if (k==length(zeropoint)) break; end [y,k]=min(err); Phương pháp tối ưu trong thiết kế hệ thống Nhóm 4

33 Mở rộng: Pot(k)=pot(sys); Tset(k)=settling_time(sys);
Thuật toán để giải tìm nghiệm tối ưu cho hệ thống, ta theo các cấu trúc sau: Nếu chỉ quan tâm đến sao cho đáp ứng là tốt nhất. Nếu quan tâm thêm đến sao cho đáp ứng phải thoả mãn yêu cầu về POT, Tset, ta thêm đoạn code sau: Pot(k)=pot(sys); Tset(k)=settling_time(sys); Sau đó, trước khi tìm min(err), ta phải có hàng lệnh: [val,n]=find(Pot<x) %%[val,n]=find(Tset<t) Phương pháp tối ưu trong thiết kế hệ thống Nhóm 4

34 Kết luận phần 2: Với cách trên, ta sẽ mau chóng tìm được khâu hiệu chỉnh thích hợp đáp ứng tốt các yêu cầu đặt ra. Trên, tôi đã đưa ra thuật toán và chương trình để giải quyết các bài toán dạng này, tuỳ mục đích khác nhau, các bạn có thể sử dụng để tìm ra khâu động học tối ưu theo yêu cầu đặt ra của hệ thống. Phương pháp tối ưu trong thiết kế hệ thống Nhóm 4

35 Khả năng ứng dụng: Có thể, thuật toán này sẽ mở rộng được các ứng dụng giải tìm hàm truyền đạt yêu cầu nào đó cho trước như: POT, Tset, SSE, và khi ứng dụng nó, có thể theo những quy định sau: Phải biết được bộ điều khiển do anh thiết kế có độ chính xác đến đâu? Giới hạn lớn nhất các thời hằng (T), từ đó, min và bước nhảy trong phép lặp của thuật toán được xác định, max của thuật toán được lấy giá trị sao cho hệ thống sau hiệu chỉnh còn ổn định. Nếu máy tính số có cấu hình mạnh, việc này không thành vấn đề, nếu không, bạn phải xem lại đề phòng tràn ô nhớ. Phương pháp tối ưu trong thiết kế hệ thống Nhóm 4

36 Khả năng ứng dụng: Phải biết được bộ điều khiển do anh thiết kế có độ chính xác đến đâu? Giới hạn lớn nhất các thời hằng (T), từ đó, min và bước nhảy trong phép lặp của thuật toán được xác định, max của thuật toán được lấy giá trị sao cho hệ thống sau hiệu chỉnh còn ổn định. Nếu máy tính số có cấu hình mạnh, việc này không thành vấn đề, nếu không, bạn phải xem lại đề phòng tràn ô nhớ. Tuỳ hệ thống có yêu cầu nghiêm ngặt về độ vọt lố, thời gian đáp ứng, ... hay không mà thuật toán sẽ có các giới hạn thích hợp. Phương pháp tối ưu trong thiết kế hệ thống Nhóm 4

37 Kết luận: Trên, tôi đã trình bày với các bạn về hai vấn đề chính Giải quyết bài toán thiết kế với một hệ nối tiếp không có vòng kín Tìm lời giả tối ưu cho hệ thống bù chỉnh hoặc thiết kế nhờ vào tiêu chuẩn IAE, ITAE, POT, Tset, dựa trên chương trình Matlab. Phương pháp tối ưu trong thiết kế hệ thống Nhóm 4

38 Giải đáp thắc mắc: Q&A Phương pháp tối ưu trong thiết kế hệ thống Nhóm 4

39 Kết thúc Cám ơn các bạn đã theo dõi! Địa chỉ liên lạc:
Website: (dự kiến sẽ hoạt động lại từ giữa tháng 7) Phương pháp tối ưu trong thiết kế hệ thống Nhóm 4