Κατέβασμα παρουσίασης
Η παρουσίαση φορτώνεται. Παρακαλείστε να περιμένετε
ΔημοσίευσεΛαμία Μακρής Τροποποιήθηκε πριν 8 χρόνια
1
Αρχιτεκτονική Υπολογιστών DATAPATH & CONTROL
2
Αρχιτεκτονική Υπολογιστών DATAPATH & CONTROL Για κάθε εντολή υπάρχουν δυο βήματα που πρέπει να γίνουν: –Προσκόμιση της εντολής (fetch) από τη θέση που δείχνει ο PC –Ανάγνωση των περιεχομένων ενός ή δύο καταχωρητών Τέτοιες λειτουργίες γίνονται διαμέσου του Datapath Ο έλεγχος του Datapath γίνεται διαμέσου της μονάδας ελέγχου (Control)
3
Αρχιτεκτονική Υπολογιστών ΥΛΟΠΟΙΗΣΗ MIPS
4
Αρχιτεκτονική Υπολογιστών ΒΑΣΙΚΑ ΣΤΟΙΧΕΙA ΥΛΟΠΟΙΗΣΗΣ
5
Αρχιτεκτονική Υπολογιστών INSTRUCTION FETCH Instruction Fetch
6
Αρχιτεκτονική Υπολογιστών DATAPATH R-Type Instructions
7
Αρχιτεκτονική Υπολογιστών DATAPATH Load/Store Instructions
8
Αρχιτεκτονική Υπολογιστών DATAPATH Branch Instructions
9
Αρχιτεκτονική Υπολογιστών DATAPATH R type & Load/Store Instructions
10
Αρχιτεκτονική Υπολογιστών DATAPATH R type, Load/Store and Instruction Fetch
11
Αρχιτεκτονική Υπολογιστών DATAPATH R type, Load/Store, Branch and Instruction Fetch
12
Αρχιτεκτονική Υπολογιστών ΕΛΕΓΧΟΣ ALU
13
Αρχιτεκτονική Υπολογιστών ΔΗΜΙΟΥΡΓΙΑ ΣΗΜΑΤΩΝ ΕΛΕΓΧΟΥ ALU
14
Αρχιτεκτονική Υπολογιστών ΠΙΝΑΚΑΣ ΑΛΗΘΕΙΑΣ X: Don’t Care
15
Αρχιτεκτονική Υπολογιστών ΣΥΓΚΡΙΣΗ ΕΝΤΟΛΩΝ 0rsrtrdshumptfunct 31-2625-2120-1615-1110-65-0 35/43rsrtimmediate 31-2625-2120-1615-0 4rsrtimmediate 31-2625-2120-1615-0 R-type π.χ. add rd,rs,rt Load/Storeπ.χ. lw rt, immediate(rs) Branchπ.χ beq rs,rt,immediate
16
Αρχιτεκτονική Υπολογιστών ΣΗΜΑΤΑ ΕΛΕΓΧΟΥ
17
Αρχιτεκτονική Υπολογιστών ΤΙΜΕΣ ΣΗΜΑΤΩΝ ΕΛΕΓΧΟΥ
18
Αρχιτεκτονική Υπολογιστών DATAPATH & CONTROL
19
Αρχιτεκτονική Υπολογιστών ΠΙΝΑΚΑΣ ΑΛΗΘΕΙΑΣ ΜΟΝΑΔΑΣ ΕΛΕΓΧΟΥ
20
Αρχιτεκτονική Υπολογιστών DATAPATH & CONTROL Υποστήριξη Jump
21
Αρχιτεκτονική Υπολογιστών CRITICAL PATH CPU execution time = Instruction count x CPI x Clock cycle time
22
Αρχιτεκτονική Υπολογιστών EXECUTION TIME Σταθερός κύκλος CPU clock cycle=40ns Μεταβλητός κύκλος CPU clock cycle = 40x22% + 35x11% + 30x49% + 25x16% + 10x2%= 31.6 ns. Βελτίωση 40/31.6=1.27
23
Αρχιτεκτονική Υπολογιστών ΥΛΟΠΟΙΗΣΗ ΠΟΛΛΑΠΛΩΝ ΚΥΚΛΩΝ Κάθε εντολή εκτελείτε σε περισσότερους από ένα κύκλους ρολογιού Γίνεται αναχρησιμοποίηση μονάδων Απαιτούνται περισσότεροι πολυπλέκτες και ενδιάμεσοι καταχωρητές
24
Αρχιτεκτονική Υπολογιστών ΥΛΟΠΟΙΗΣΗ ΠΟΛΛΑΠΛΩΝ ΚΥΚΛΩΝ
25
Αρχιτεκτονική Υπολογιστών ΚΥΚΛΟΙ ΕΚΤΕΛΕΣΗΣ ΕΝΤΟΛΩΝ ΚΥΚΛΟΣ 1 (ίδιος για όλες τις εντολές) –IR Memory[PC] –PC PC+4 ΚΥΚΛΟΣ 2 (ίδιος για όλες τις εντολές) –Ανάγνωση καταχωρητών: read RF [rs], RF[rt] –Υπολογισμός της διεύθυνσης Branch: Target [PC+4]+4*Imm16 –Αποκωδικοποίηση του Opcode, ‘αναγνώριση της εντολής’ ΚΥΚΛΟΣ 3 (διαφέρει ανάλογα με την εντολή) –Αν η εντολή είναι ALU/LW/SW: πράξη ALU –Αν η εντολή είναι jump: PC Imm26 –Αν η εντολή είναι Branch: ALU: συγκρίνει τα περιεχόμενα των δύο καταχωρητών αφαιρώντας τα. Αν το αποτέλεσμα είναι 0 (zero flag) τότε: PC Target
26
Αρχιτεκτονική Υπολογιστών ΚΥΚΛΟΙ ΕΚΤΕΛΕΣΗΣ ΕΝΤΟΛΩΝ ΚΥΚΛΟΣ 4 (διαφέρει ανάλογα με την εντολή) –Αν η εντολή είναι ALU: Το αποτέλεσμα της ALU πηγαίνει σε κάποιο καταχωρητή: RF[rd/rt] ALU –Αν η εντολή είναι η lw: Το αποτέλεσμα της ALU είναι μία θέση μνήμης, από την οποία πρέπει να διαβάσουμε: Memory Read: read M [ALU] –Αν η εντολή είναι η sw: Το αποτέλεσμα της ALU είναι μία θέση μνήμης, στην οποία πρέπει να γράψουμε το περιεχόμενο κάποιου καταχωρητή: Memory Write: M[ALU] RF[rt] ΚΥΚΛΟΣ 5 (μόνο για την lw) –Το περιεχόμενο της μνήμης που διαβάσαμε στον 4ο κύκλο οδηγείται σε κάποιο καταχωρητή: Memory Read: RF[rt] M[ALU]
Παρόμοιες παρουσιάσεις
© 2024 SlidePlayer.gr Inc.
All rights reserved.