Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 1 Η εκτέλεση των.

Slides:



Advertisements
Παρόμοιες παρουσιάσεις
Βάσεις Δεδομένων Ευαγγελία Πιτουρά 1 Ευρετήρια.
Advertisements

Μάρτιος 2011 Βαρόμετρο ΕΒΕΘ - Καταναλωτές. “Η καθιέρωση ενός αξιόπιστου εργαλείου καταγραφής του οικονομικού, επιχειρηματικού και κοινωνικού γίγνεσθαι.
5 Οργάνωση υπολογιστών Εισαγωγή στην Επιστήμη των Υπολογιστών ã Εκδόσεις Κλειδάριθμος.
Ασύγχρονοι Απαριθμητές
Δυαδικη παρασταση αριθμων και συμβολων
Εισαγωγή στις Τεχνολογίες της Πληροφορικής και των Επικοινωνιών
1 Α. Βαφειάδης Αναβάθμισης Προγράμματος Σπουδών Τμήματος Πληροφορικής Τ.Ε.Ι Θεσσαλονίκης Μάθημα Προηγμένες Αρχιτεκτονικές Υπολογιστών Κεφαλαίο Δεύτερο.
Στοιχεία αρχιτεκτονικής μικροεπεξεργαστή
Το υλικο του Υπολογιστη
Αρχιτεκτονική Υπολογιστών Γλώσσες Μηχανής
Οργάνωση και Αρχιτεκτονική Υπολογιστών Διάδρομοι Μεταφοράς Δεδομένων
Copyright © 2008 Pearson Education, Inc. Publishing as Pearson Addison-Wesley Η Επιστήμη των Υπολογιστών: Μια Ολοκληρωμένη Παρουσίαση (δέκατη αμερικανική.
Σχεδίαση μονάδας ελέγχου επεξεργαστή Αρχιτεκτονική Υπολογιστών 5ο εξάμηνο ΣΗΜΜΥ ακ. έτος: Νεκτάριος Κοζύρης
ΗΥ220 Εργαστήριο Ψηφιακών Κυκλωμάτων
Ημιαγωγοί – Τρανζίστορ – Πύλες - Εξαρτήματα
ΗΜΥ 100 Εισαγωγή στην Τεχνολογία
Πρόγραμμα Αναβάθμισης Προγράμματος Σπουδών Τμήματος Πληροφορικής Τ. Ε
Εκτέλεση Αλγορίθμων σε ψευδογλώσσα
ΕΣ 08: Επεξεργαστές Ψηφιακών Σημάτων © 2006 Nicolas Tsapatsoulis Η Αρχιτεκτονική των Επεξεργαστών Ψ.Ε.Σ Τμήμα Επιστήμη και Τεχνολογίας Τηλεπικοινωνιών.
Παράσταση αριθμών «κινητής υποδιαστολής» floating point
O επεξεργαστής: Η δίοδος δεδομένων (datapath) και η μονάδα ελέγχου (control) Σχεδίαση datapath 4 κατηγορίες εντολών: Αριθμητικές-λογικές.
Προγραμματισμός PASCAL Πληροφορική Γ' Λυκείου μέρος γ
2ο Εργαστήριο Ο απλοποιημένος αλγόριθμος συμμετρικής κρυπτογράφησης S-DES.
Λύση: Multicycle υλοποίηση Single-cyle υλοποίηση: Διάρκεια κύκλου ίση με τη μεγαλύτερη εντολή-worst case delay (εδώ η lw) = χαμηλή.
Μικροπρογραμματιζόμενη Λογική Μειονεκτήματα καλωδιωμένης λογικής (hardwired logic): Πολυπλοκότητα συνδυαστικού κυκλώματος ΜΕ Αδυναμία αλλαγής των εντολών.
Βαρόμετρο ΕΒΕΘ - Καταναλωτές Σεπτέμβριος “Η καθιέρωση ενός αξιόπιστου εργαλείου καταγραφής του οικονομικού, επιχειρηματικού και κοινωνικού γίγνεσθαι.
Συστήματα Αρίθμησης Αριθμοί σταθερής και κινητής υποδιαστολής.
Προγραμματισμός ΙΙ Διάλεξη #7: Περισσότερες Δομές Ελέγχου Δρ. Νικ. Λιόλιος.
William Stallings Computer Organization and Architecture 7 th Edition Κεφάλαιο 16 Λειτουργία Μονάδας Ελέγχου.
ΗΥ 120 Αλγοριθμικες μηχανες καταστασεως
2006 GfK Praha CORRUPTION CLIMATE IN EUROPE % % % %0 - 10% % % % % % ΚΛΙΜΑ ΔΙΑΦΘΟΡΑΣ Η.
Βάσεις Δεδομένων II Διαχείριση Δοσοληψιών Πάνος Βασιλειάδης Σεπτέμβρης 2002
HY 120 ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ Ασυγχρονα ακολουθιακα κυκλωματα.
Μνημη τυχαιας προσπελασης (Random Access Memory - RAM)
Προγραμματισμός ΙΙ Διάλεξη #6: Απλές Δομές Ελέγχου Δρ. Νικ. Λιόλιος.
Βαρόμετρο ΕΒΕΘ Μάρτιος “Η καθιέρωση ενός αξιόπιστου εργαλείου καταγραφής του οικονομικού, επιχειρηματικού και κοινωνικού γίγνεσθαι του Νομού Θεσσαλονίκης”
1 Α. Βαφειάδης Αναβάθμισης Προγράμματος Σπουδών Τμήματος Πληροφορικής Τ.Ε.Ι Θεσσαλονίκης Μάθημα Προηγμένες Αρχιτεκτονικές Υπολογιστών Κεφαλαίο Τρίτο Συστήματα.
1 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Πρόγραμμα Αναβάθμισης Προγράμματος Σπουδών Τμήματος Πληροφορικής Α.Τ.Ε.Ι Θεσσαλονίκης Μάθημα Οργάνωση.
ΑΡΧΙΤΕΚΤΟΝΙΚΗ & ΟΡΓΑΝΩΣΗ ΥΠΟΛΟΓΙΣΤΩΝ Κεφάλαιο 1 Εισαγωγή
Δομές Δεδομένων 1 Στοίβα. Δομές Δεδομένων 2 Στοίβα (stack)  Δομή τύπου LIFO: Last In - First Out (τελευταία εισαγωγή – πρώτη εξαγωγή)  Περιορισμένος.
Οργάνωση και Αρχιτεκτονική Υπολογιστών Βασικές αρχές Αρχιτεκτονικής
1 Οργάνωση και Αρχιτεκτονική Υπολογιστών Πρόγραμμα Αναβάθμισης Προγράμματος Σπουδών Τμήματος Πληροφορικής Τ.Ε.Ι Θεσσαλονίκης Μάθημα Οργάνωση και Αρχιτεκτονική.
Ο ΗΛΕΚΤΡΟΝΙΚΟΣ ΥΠΟΛΟΓΙΣΤΗΣ
ΗΥ120 ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ Συναρτησεις Boole.
ΕΙΣΑΓΩΓΗ ΣΤΗΝ ΠΛΗΡΟΦΟΡΙΚΗ
Προγραμματισμός ΙΙ Διάλεξη #5: Εντολές Ανάθεσης Εντολές Συνθήκης Δρ. Νικ. Λιόλιος.
1 Τμήμα Μηχανικών Ηλεκτρονικών Υπολογιστών και Πληροφορικής Πανεπιστήμιο Πατρών ΟΝΤΟΚΕΝΤΡΙΚΟΣ ΠΡΟΓΡΑΜΜΑΤΙΣΜΟΣ ΙΙ (C++) Κληρονομικότητα.
© Θέματα Φεβρουαρίου © Θέμα 1ο (30%): Έστω η παρακάτω ακολουθία εντολών που χρησιμοποιείται για την αντιγραφή.
2-1 Ανάλυση Αλγορίθμων Αλγόριθμος Πεπερασμένο σύνολο εντολών που, όταν εκτελεστούν, επιτυγχάνουν κάποιο επιθυμητό αποτέλεσμα –Δεδομένα εισόδου και εξόδου.
Βαρόμετρο ΕΒΕΘ - Καταναλωτές Μάρτιος “Η καθιέρωση ενός αξιόπιστου εργαλείου καταγραφής του οικονομικού, επιχειρηματικού και κοινωνικού γίγνεσθαι.
Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 1 Η εκτέλεση των.
1 Α. Βαφειάδης Αναβάθμισης Προγράμματος Σπουδών Τμήματος Πληροφορικής Τ.Ε.Ι Θεσσαλονίκης Μάθημα Προηγμένες Αρχιτεκτονικές Υπολογιστών Κεφαλαίο Τρίτο Συστήματα.
Συγχρονα Ακολουθιακα Κυκλωματα Flip-Flops Καταχωρητες
ΠΑΡΑΔΕΙΓΜΑ: ΤΑ ΕΠΙΠΕΔΑ ΥΛΙΚΟΥ – ΛΟΓΙΣΜΙΚΟΥ ΣΕ ΕΝΑΝ ΥΠΟΛΟΓΙΣΤΗ.
ΕΙΣΑΓΩΓΗ μέρος 2 ΜΙΚΡΟΕΛΕΓΚΤΕΣ - ΜΙΚΡΟΕΠΕΞΕΡΓΑΣΤΕΣ Π. ΚΩΣΤΑΡΑΚΗΣ Β. ΧΡΙΣΤΟΦΙΛΑΚΗΣ ΤΜΗΜΑ ΦΥΣΙΚΗΣ ΠΑΝΕΠΙΣΤΗΜΙΟ ΙΩΑΝΝΙΝΩΝ.
Γιώργος Μαγουλάκης Εξάμηνο: Εαρινό 2015 ΤΕΙ Κρήτης Τμ. Μηχανικών Πληροφορικής Τμ. Μηχανικών Πληροφορικής.
Αρχιτεκτονική Υπολογιστών DATAPATH & CONTROL. Αρχιτεκτονική Υπολογιστών DATAPATH & CONTROL Για κάθε εντολή υπάρχουν δυο βήματα που πρέπει να γίνουν: –Προσκόμιση.
Καταχωρητές (Registers) (1/3) Εισαγωγή στην Πληροφορκή1 Οι Καταχωρητές (Registers) είναι ειδικές θέσεις μνήμης υψηλής ταχύτητας που χρησιμοποιούνται για.
O επεξεργαστής: Η δίοδος δεδομένων (datapath) και η μονάδα ελέγχου (control) 4 κατηγορίες εντολών: Αριθμητικές-λογικές εντολές (add, sub, slt κλπ) –R Type.
στην Επιστήμη των Υπολογιστών Κωδικός Διαφανειών: MKT110
Single-cyle υλοποίηση:
MIPS: Σύνολο εντολών, γλώσσα μηχανής & μεθοδολογία σχεδίασης
1 Οργάνωση και Αρχιτεκτονική Υπολογιστών A. Βαφειάδης Πρόγραμμα Αναβάθμισης Προγράμματος Σπουδών Τμήματος Πληροφορικής Α.Τ.Ε.Ι Θεσσαλονίκης Μάθημα Οργάνωση.
O επεξεργαστής: Η δίοδος δεδομένων (datapath) και η μονάδα ελέγχου (control) 4 κατηγορίες εντολών: Αριθμητικές-λογικές εντολές (add, sub, slt κλπ) –R Type.
Single-cyle υλοποίηση:
Single-cyle υλοποίηση:
Single-cyle υλοποίηση:
O επεξεργαστής: Η δίοδος δεδομένων (datapath) και η μονάδα ελέγχου (control) 4 κατηγορίες εντολών: Αριθμητικές-λογικές εντολές (add, sub, slt κλπ) –R Type.
O επεξεργαστής: Η δίοδος δεδομένων (datapath) και η μονάδα ελέγχου (control) 4 κατηγορίες εντολών: Αριθμητικές-λογικές εντολές (add, sub, slt κλπ) –R Type.
Μεταγράφημα παρουσίασης:

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 1 Η εκτέλεση των αλγορίθμων (Ο υπολογιστής)  Ημιαγωγοί – τρανζίστορς  Πύλες OR, AND, NOT  Εξαρτήματα / μονάδες Λογικές πύλες Μνήμες – FLIP FLOPS Αθροιστές (adders) Διάδρομοι δεδομένων Ρολόι Λογική Ελέγχου  Ενσωματωμένη λογική ελέγχου (hardwired) RISC  Μικροπρογραμματιζόμενη λογική (microprogram) CISC. BUS Ρολόι Φάσεις

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 2 Διπολικά τρανζίστορς (bipolar) - C E + C E npnnpnpnppnp …… ηλεκτρόνια n πυρίτιο με πρόσμιξη …… οπές p πυρίτιο με πρόσμιξη

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 3 Μονοπολικά τρανζίστορς MOS FET Source Drain Gate n φώσφορος ρ βόριο n-MOS ηλεκτρόνια

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 4 MOS τρανζίστορς FET οπές p-MOS Enhancement mode Depletion mode n φώσφορος ρ βόριο SiO 2

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 5 Συμπληρωματικά MOS τρανζίστορς C-MOS

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 6 Boolean άλγεβρα (Β,+,,-,0,1)  Αξιώματα (Huntington) Κλειστότητα του Β ως προς +, . Για κάθε x,y  B xy  B και x+y  B Ύπαρξη ουδέτερων στοιχείων 0,1  Β Για κάθε x  B x+0 = x και x1 = x. Αντιμεταθετική ιδιότητα (commutativity) Για κάθε x,y  B x+y = y+x xy = yx. Επιμεριστική ιδιότητα (distributivity) Για κάθε x,y,z  B x+(yz) = (x+y)(x+z) x(y+z) = (xy)+(xz) Ύπαρξη συμπληρώματος (complement) Υπάρχουν τουλάχιστον δύο στοιχεία x,y B με x  y.

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 7 Θεωρήματα  Αρχή Δυισμού  Θ1. Τα στοιχεία 1 και 0 είναι μοναδικά. Το συμπλήρωμα του x είναι μοναδικό.  Θ2. Για κάθε xΒ x+x = x x·x = x  Θ3. Για κάθε x  Β x+1 = 1 και x·0 = 0  Θ4. Απορρόφησης. Για κάθε x,y  B. x+x·y = x και x·(x+y)=x  Θ5. Τα στοιχεία 0 και 1 είναι διαφορετικά μεταξύ τους και ισχύει.  Θ6. Για κάθε x  B ισχύει.  Θ7. Προσεταιρισμός x+(y+z) = (x+y)+z και x ·(y · z) = (x · y) · z  Θ8. De Morgan  Θ9. Επιμερισμός

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 8 Λογικές πύλες όνομαΣυμβολισμόςΣυνάρτησηΠίνακας αληθείας AND F = xy OR F = x+y NOT F = xyF xyF xF F F x F

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 9 Λογικές πύλες όνομαΣυμβολισμόςΣυνάρτησηΠίνακας αληθείας NAND F = NOR F = XOR F = xyF xyF xyF

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 10 Λογικές Πύλες όνομαΣυμβολισμόςΣυνάρτησηΠίνακας αληθείας XNOR ή EQUI F = x  y Buffer (ενισχυτής) F = x xyF xF 00 11

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 11 TTL Standard or Low –Power NAND πύλη High speed TTL NAND

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 12 Three-state TTL πύλη Γραμμή Bus

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 13 I 2 L – ECL ECL (Emitter- Coupled Logic) Ι L (Integrated Injection Logic)

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 14 MOS n-MOS πύλες c-mos πύλες

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 15 Συναρτήσεις των δύο μεταβλητών xyf0f0 f1f1 f2f2 f3f3 f4f4 f5f5 f6f6 f7f7 f8f8 f9f9 f 10 f 11 f 12 f 13 f 14 f

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 16 Πρωτόγονοι σύμβολα Παράγωγα + και - · και - και ·  και · Πρωτόγονοι τελεστές

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 17 Πρωτόγονα σύμβολαΠαράγωγα NOR x y NAND x y x / y x  y A B A B Καθολικοί τελεστές

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 18 Αθροιστές 1. Ημιαθροιστής (half adder) xySC XyXy SCSC

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 19 Αθροιστές CSCYX 2. Πλήρης αθροιστής – full adder Συνάρτηση γέννησης κρατουμένου Συνάρτηση μετάδοσης κρατουμένου

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 20 Flip–flops – Μνημονικά στοιχεία  Set-Reset flip-flop S-R  Delay flip-flop D SRQQ’ D ¬Q¬Q Q R C C S ¬ Q Q Q'= S + ¬ RQ SR = 0 Q΄=D DQQ’ Level Triggered – Διέγερση επιπέδου Master – Slave Edge Triggered – Μετωπική διέγερση Preset – Clear είσοδοι Q' είναι η επομένη κατάσταση

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 21 Flip–flops – Μνημονικά στοιχεία  J - K flip-flop  T flip-flop JKQQ΄Q΄ TQQ΄Q΄ Q΄=J ¬ Q + ¬ KQ Q΄=Q ¬ Τ + Τ ¬ Q T Q ¬ Q Q J K C C Q' είναι η επομένη κατάσταση

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 22 Q΄= S + ¬RQ με SR = 0 ¬ Q Q R S Q ¬Q¬QR S Δικατάστατο Μνημονικό στοιχείο: Set – Reset flip-flop - 1 bit Q ¬ Q R S SRQQ΄Q΄ Q\SR Πίνακες αλήθειας

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 23 S – R flip –flop με ρολόι

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 24 Delay flip-flop D C¬ Q Q S R Q C D D Q DQQ΄Q΄ Q \ D Q΄ = D D C

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 25 Αρχιτεκτονική Υπολογιστή VON NEUMANN ΜΝΗΜΗ (Μ) ΜEMORY ΕΠΕΞΕΡΓΑΣΤΗΣ (P) PROCESSOR ΜΟΝΑΔΕΣ ΕΙΣΟΔΟΥ INPUT ΜΟΝΑΔΕΣ ΕΞΟΔΟΥ OUTPUT ΕΞΩΤΕΡΙΚΟΣ ΚΟΣΜΟΣ ΤΙ ΚΑΝΕΙ ΕΝΑΣ ΥΠΟΛΟΓΙΣΤΗΣ; ΠΑΙΡΝΕΙ ΠΛΗΡΟΦΟΡΙΕΣ ΑΠΌ ΤΟΝ ΕΞΩΤΕΡΙΚΟ ΚΟΣΜΟΣ (ΜΕΣΩ ΜΟΝΑΔΩΝ ΕΙΣΟΔΟΥ), ΤΙΣ ΕΠΕΞΕΡΓΑΖΕΤΑΙ ΑΡΙΘΜΗΤΙΚΑ-ΛΟΓΙΚΑ (ΜΕΣΩ ΤΟΥ ΕΠΕΞΕΡΓΑΣΤΗ ΚΑΙ ΤΗΣ ΜΝΗΜΗΣ) ΚΑΙ ΠΑΡΑΓΕΙ ΑΠΟΤΕΛΕΣΜΑΤΑ-ΠΛΗΡΟΦΟΡΙΕΣ ΓΙΑ ΤΟΝ ΕΞΩΤΕΡΙΚΟ ΚΟΣΜΟΣ (ΜΕΣΩ ΤΩΝ ΜΟΝΑΔΩ ΕΞΟΔΟΥ)

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 26 ΚΥΡΙΕΣ ΣΥΝΙΣΤΩΣΕΣ  ΕΠΕΞΕΡΓΑΣΤΗΣ (Ρ) Είναι η καρδιά του υπολογιστή. Περιέχει στοιχεία για την εκτέλεση αριθμητικών και λογικών πράξεων σύμφωνα με κάποια καθορισμένη ακολουθία  ΜΝΗΜΗ (Μ) Είναι ένα σύνολο καταχωρητών (Δυαδικές λέξεις) που περιέχουν το πρόγραμμα (σειρά εντολών) και δεδομένα (DATA) για τον επεξεργαστή.  ΜΟΝΑΔΕΣ ΕΙΣΟΔΟΥ/ΕΞΟΔΟΥ (I/O) Παρέχουν στον υπολογιστή τα δεδομένα που θα επεξεργαστεί από τον εξωτερικό κόσμο και μεταφέρουν έξω τα αποτελέσματα.

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 27 ΜΝΗΜΗ (Μ)  Η ΜΝΗΜΗ περιέχει  ΕΝΤΟΛΕΣ (instructions) και  ΕΝΤΕΛΑ (operands)  Η μνήμη περιέχει καταχωρητές (θέσεις-locations ).  Κάθε θέση μνήμης χαρακτηρίζεται από: ΔΙΕΥΘΥΝΣΗ: προσδιορίζει πια θέση πρόκειται να διαβάσεις ή να γράψεις ΠΕΡΙΕΧΟΜΕΝΟ: η πληροφορία που είναι φυσικά φυλαγμένη - γραμμένη στη θέση μνήμης.

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 28 Δομή της Μνήμης ΔΙΕΥΘΥΝΣΗ ADDRESS m bits ΜΑRΜΑR n bits M 2 m λέξεις 0 1 N bits Διάβασε /Γράψε read /write MDR ΜΑR=Memory Address Register, Καταχωρητής Διευθύνσεων Μνήμης MDR= Memory Data Register, Καταχωρητής Δεδομένων Μνήμης Data IN Data OUT

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 29 Τύποι μνημών RAM Στατικές – static Τύποι RAM Δυναμικές – dynamic (refresh αναζωογόνηση) Στατικές

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 30 Τύποι μνημών RAM

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 31 RAMs Μνήμες Τυχαίας Προσπέλασης Παράδειγμα: 1024 words x 4 bits/word RAM

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 32 RAMs Μνήμες Τυχαίας Προσπέλασης

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 33 Δυναμικές RAMs R/W word select Κυψέλη Αριθμός τρανζίστορς Address Data Lines Read select Write select Data Κυψέλη 3-2-2

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 34 Δυναμικές RAMs Read select Write select Data Κυψέλη Κυψέλη word R/W select Data

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 35 Μνήμη  Η πληροφορία που είναι γραμμένη σε μια θέση μνήμης με τη μορφή bits (0,1) – γνωστή σαν ΛΕΞΗ. Ο αριθμός των bits (n) ανά λέξη είναι καθοριστική παράμετρος του όλου υπολογιστή και είναι γνωστή σαν ΜΗΚΟΣ ΛΕΞΗΣ (word length). Συνήθεις τιμές είναι n= 4, 8, 12, 16, 24, 32 bits  Το μέγεθος της μνήμης καθορίζει την ισχύ του υπολογιστή όσον αφορά το πλήθος των DATA και των εντολών που μπορούν να αποθηκευτούν. Εάν η ΔΙΕΥΘΥΝΣΗ είναι m bits τότε το μέγιστο μέγεθος είναι 2 m ΛΕΞΕΙΣ. Συνήθεις τιμές του m : m = 12, 16, 20, 24, 32 bits  ΕΙΔΗ Μνήμης RAM ή RWM ανάγνωσης/εγγραφής ROMμόνο ανάγνωσης

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 36 ΠΡΟΓΡΑΜΜΑ – ΕΝΤΟΛΕΣ – ΕΝΤΕΛΑ PROGRAM – INSTRUCTIONS – OPERANDS ΠΡΟΓΡΑΜΜΑ: σύνολο εντολών που έχουν δημιουργηθεί από τον προγραμματιστή και έχουν φορτωθεί στην μνήμη. Οι εντολές εκτελούνται μια μια από τον επεξεργαστή. Το πρόγραμμα καθορίζει την εργασία που κάνει ο υπολογιστής. Εντολή: Μια διαταγή που εκτελείται από τον επεξεργαστή.  ΕΝΤΟΛΕΣ ΕΠΕΞΕΡΓΑΣΙΑΣ  Αριθμητικές  Μεταφοράς  Λογικές  ΕΝΤΟΛΕΣ ΕΛΕΓΧΟΥ Τροποποιούν την κανονική ροή εκτέλεσης των εντολών  ΕΝΤΕΛΟ - ΔΕΔΟΜΕΝΟ Μονάδα πληροφορίας φυλαγμένη στη μνήμη πάνω στην οποία επενεργεί ο επεξεργαστής όταν εκτελεί μια ΕΝΤΟΛΗ

A Main Memory MIR MDR MAR Adder ACC PC B C D MPC Micro memory CS9 CS10 CS11 CS12 Phase CS1 CS3 CS4 CS2 CS Phase W 22bits/w CS5 CS CS msgbits 10 CS19 TESTZERO 1. if A=0 2. if A CS20 TESTNEG 1. if msgA=0 2. if not 2 CS13 CS CS15 CS16 16 CS CS CS7 CS8 SUBTRACT SHIFT LEFT 16 BUS 1 BUS W 16bits/W 1 1 Micro Instruction Register Micro Program Counter BUS 3 Μια μικροπρογραμματιζόμενη μονάδα επεξεργασίας

ΡΟΛΟΪ CLOCK PH1 PH2 PH3 PH4 PH PH1 PH2 PH3 PH4 PH5 CS1 ΜΙΚΡΟΕΝΤΟΛΗ 22 bits C51 – C58 C59 – C 514 C515 – C516 C517 – C522 Phase 5 ALU ops Read / Write in Main Memory Yπολογισμός του MPC, διεύθυνση επoμένης μικροεντολής Read Μικροεντολή MIR CS10CS14 CS18 0 no branch 1 Jump / Branch RN Phase 1CSPhase 2CSPhase 4CS Phase 3CS SUBTRACT SHIFT LEFT PH1PH2

Μικροπρόγραμμα : Πολλαπλασιασμός αργός module multiply { C*A  M(1) } set MDR = 0* repeat A times add C to MDR move 1 to MAR & write to memory Μικροεντολή 0+0  MDR ; MPC + 1  MPC MPC + TESTZERO  MPC 5  MPC C + MDR  MDR; MPC +1  MPC A – 1  A ;  MPC  MAR, Write ; MPC+1  MPC Σχόλιο Initialize MDR Check if A=0 Yes ; exit No ; add C to MDR Decrement A; go to top of loop Write result into M(1) MPC (micro memory address) Phase1Phase2Phase4 R W Phase 3 SUBSUB SHIFTSHIFT

Μικροπρόγραμμα : Πολλαπλασιασμός Ταχύς C x A C shifted once C shifted twice module multiply { C x A  MDR } 1 set MDR = 0 2 if leftmost bit of A = 1 then add C to MDR 3 shift A left one position 4 add 1 to A {σημάδι} 5 while A has some bit other than the leftmost = 1 do 5.1 shift MDR left one position 5.2 if left most bit of A=1 then add C to MDR 5.3 shift A left one position

ΒήμαΑCMDR add  shift  shift  shift  shift  shift MDR+C  shift  shift MDR+C  shift  shift  shift ENDΑποτέλεσμα Βήματα εκτέλεσης του μικροπρογράμματος ταχύ πολλαπλασιασμού για το παράδειγμα μας

0 0+0  MDR; MPC+TESTNEG  MPC Set MDR=0. test if mSA = 1 1C+MDR  MDR; MPC+1  MPC (Yes) add C to MDR 2A+ 0  A; MPC+1  MPC (No) Shift A 3A+1  A; MPC+1  MPC set END marker 4 MPC+TESTNEG  MPC check if msA=1 5 9  MPC Yes, jump ahead 60+MDR  MDR; MPC+1  MPC No, shift MDR 7A+0  A; MPC+1  MPC shift A 8 4  MPC loop 9A+0  A;MPC+TESTZERO  MPC shift A; test if A=0;  MPC (Yes) exit 110+MDR  MDR; MPC+1  MPC (No) shift MDR 12C+MDR  MDR; MPC+1  MPC Add C to MDR 13 4  MPC loop Phase1Phase2Phase4 R W Phase 3 SUB SHIFT shift Μικροπρόγραμμα ταχύ πολλαπλασιασμού msA=1 exit 14

Αρ. μικροεντολή 0MDR = & Test msA No 2  A = A = add marker 4 Test msA No 6  MDR =  A = GO TO 4 4 Test msA No 6  MDR =  A = GO TO 4 4 Test msA Yes 5 GO TO 9 9  A = Test A=0 No Αρ. μικροεντολή 11  MDR = C + MDR = GO TO 4 4Test msA Yes 5GO TO 9 9  A = ,Test A=0 No 11  MDR = C + MDR = GO TO 4 4 Test msA 6  MDR =  A = GO TO 4 4 Test msA Yes 5 GO TO 9 9  A = , Test A=0 Yes 10 GO TO 14 EXIT Εκτέλεση του C = Μικροπρογράμματος A = x 6 42

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 44  Μορφή εντολής (τύπου accumulator/συσσωρευτή)  Δηλαδή, οι αριθμητικές πράξεις γίνονται μεταξύ του συσσωρευτή και κάποιας θέσης μνήμης και το αποτέλεσμα πηγαίνει στον συσσωρευτή  ACCUMULATOR / ΣΥΣΣΩΡΕΥΤΗΣ είναι ο καταχωρητής Α  Απαριθμητής εντολών ( Program Counter) είναι ο καταχωρητής Β OP CODE 4 bits M address 12 bits ΓΛΩΣΣΑ ΜΗΧΑΝΗΣ (της μικροπραγραμματιζόμενης μηχανής)

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 45 ΓΛΩΣΣΑ ΜΗΧΑΝΗΣ Ρεπερτόριο εντολών 0001LOAD MM  ACC 0010STORE MACC  M 0011ADD MACC + M  ACC 0100SUBTRACT MACC - M  ACC 0101MULTIPLY M ACC * M  ACC 0110DIVIDE MACC / M  ACC 0111JUMP MJump to M 1000JUMPZERO MJump to M if ACC= JUMPMSB M Jump to M if msbACC = JUMPSUB M Jump to SUBROUTINE at M 1011 RETURN M Return from subroutine at M  ACCUMULATOR / ΣΥΣΣΩΡΕΥΤΗΣ είναι ο καταχωρητής Α  Απαριθμητής εντολών ( Program Counter) είναι ο καταχωρητής Β

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 46 Παράδειγμα προγράμματος y = 2 x Διεύθυνση Εντολή Σχόλια 946LOAD 958Set y = 1 A  STORE 957 y  A 948 LOAD 956x  A 949 JUMPZERO 959if x = 0 finish 950 SUBTRACT 958A - 1  Α 951STORE 956x: = x – 1 952LOAD 957y  A 953ADD 957A + A  A 954STORE 957y: = y + y double 955 JUMP 948repeat loop 956 x 957 y JUMP 959

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 47 ΚΥΚΛΟΣ ΜΗΧΑΝΗΣ  Ανάκληση εντολής από την κύρια μνήμη  Αποκωδικοποιήση εντολής  Εκτέλεση εντολής  [ανάκληση δεδομένων]  πράξη / εκτέλεση  [αποθήκευση αποτελέσματος]  module interpreter repeat fetch next machine language instruction add 1 to B (PC +1  PC) decode instruction execute instruction forever

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 48 Εκτέλεση Εντολής Σε κάθε εντολή μηχανής αντιστοιχεί ένα μικροπρόγραμμα 2,13,14,0 LOAD 3,15,16,0 STORE 0,1, 4,17,18,0 ADD 5,19,20,O SUBTRUCT. 6,21,22,…,37,0MULTIPLY ………….. ……… 12,65,66,0 RETURN

Διερμηνέας Γλώσσας Μηχανής (MICROPROGRAMMED INTERPRETER) Micro addressΜικροεντολήΣχόλια 0Β+0  ΜΑR; Read; MPC+1  MPCNext I  MDR 1 Β+1  B; MPC+MDR  MPC PC+1  PC; Decode 2 13  MPCLoad 3 15  MPCStore 4 17  MPCAdd 5 19  MPCSub 6 21  MPCMult 7 38  MPCDiv 8 55  MPCJump 9 56  MPCJump Z  MPCJump msb  MPCJump sub  MPC Return MDR  MAR; Read ; MPC+1  MPCLoad: M  MDR MDR  A; 0+0  MPCMDR  Acc 15 0+MDR  MAR; MPC+1  MPCStore: M a  MAR 16 A+0  MDR; Write; 0+0  MPCAcc  M 17 0+MDR  MAR; Read; MPC+1  MPC Add: M  MDR 18 A+MDR  A; 0+0  MPCAcc + M  Acc 19 0+MDR  MAR; Read; MPC+1  MPCSub: M  MDR 20 A- MDR  A; 0+0  MPCAcc-M  Acc 21 …………………Mult … ………………… ….. 38 ………………… Div … ………………… … MDR  B; 0+0  MPCJump: M  PC 56MPC+TESTZERO  MPCJumpZ: 570+MDR  B; 0+0  MPCA=0 Jump M  MPCA≠0 Continue 59 MPC+TESTNEG  MPCJumpmsb: MDR  B; 0+0  MPCA msb =1 Jump M  MPCelse Continue 62 0+MDR  MAR  C; MPC+1  MPCJumpSub: M  C 63 B+0  MDR; Write; MPC+1  MPCSave Return address  M 64 C+1  B; 0+0  MPCJump M 65 0+MDR  MAR; Read; MPC +1  MPCReturn: Return address  MAR 66 0+MDR  B; 0+0  MPCReturn address  PC

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 50 Κύρια μνήμη JUMPSUB 945 Κύρια μνήμη Διεύθυνση επιστροφής RETURN 945 Κλήση ενός “module” από δύο διαφορετικές θέσεις (παράδειγμα)

ΥΠΟΡΟΥΤΙΝΕΣ RETURN 945 JUMPSUB RETURN 945 JUMPSUB 945 RETURN 945 JUMPSUB 945 RETURN 945 JUMPSUB PC 1 3 Αποτέλεσμα Εκτέλεσης JUMPSUB Αποτέλεσμα Εκτέλεσης RETURN

ΒΕΛΤΙΩΣΕΙΣ ΤΗΣ ΜΗΧΑΝΗΣ 1) ΤΡΟΠΟΙ ΠΡΟΣΒΑΣΗΣ = addressing modes καταχωρητής δείκτη D: Πρόσβαση Accumulator Απ’ ευθείας Immediate LOAD # ΆμεσηDirect LOAD ΈμμεσηIndirect LOAD 512, I 23 Με δείκτη Indexe LOAD 512, X 289 2) Καταχωρητές εργασίας Μια ομάδα καταχωρητών στον επεξεργαστή που κρατούν ενδιάμεσα αποτελέσματα (και όχι μόνο ένας ACC) 3) Pipelining - Σωλήνωση Επιτρέπει την ταυτόχρονη εκτέλεση περισσοτέρων της μιας εντολής (η κάθε εκτελούμενη εντολή είναι σε διαφορετική φάση εκτέλεσης

Τμήμα Πληροφορικής και Τηλεπικοινωνιών Κ. Χαλάτσης, Εισαγωγή στην Επιστήμη της Πληροφορικής και των Τηλεπικοινωνιών Πανεπιστήμιο Αθηνών 53 Δικτυακοί τόποι προσομοίωσης κύκλου μηχανής & Αρχιτεκτονικής     