Εισαγωγή στην Τεχνολογία

Slides:



Advertisements
Παρόμοιες παρουσιάσεις
Handling Local Variables General Purpose Registers
Advertisements

6 Η ΠΑΡΟΥΣΙΑΣΗ: ΠΑΝΤΕΙΟ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΟΙΝΩΝΙΚΩΝ ΚΑΙ ΠΟΛΙΤΙΚΩΝ ΕΠΙΣΤΗΜΩΝ ΤΜΗΜΑ: ΕΠΙΚΟΙΝΩΝΙΑΣ, ΜΕΣΩΝ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ ΜΑΘΗΜΑ: ΕΙΣΑΓΩΓΗ ΣΤΗ ΔΙΑΦΗΜΙΣΗ.
WRITING TEACHER ELENI ROSSIDOU ©Υπουργείο Παιδείας και Πολιτισμού.
ΗΥ-220 Verilog HDL. Τα βασικά.... ΗΥ-220 – Ιάκωβος Μαυροειδής2 Βασική Ροή Σχεδίασης Requirements SimulateRTL Model Gate-level Model Synthesize SimulateTest.
6/15/2015HY220: Ιάκωβος Μαυροειδής1 HY220 Static Random Access Memory.
ΗΥ Παπαευσταθίου Γιάννης1 Clock generation.
ΗΥ Καλοκαιρινός Γιώργος1 PCI Bus Pin List. ΗΥ Καλοκαιρινός Γιώργος2 Initiator Target.
6/23/2015HY220: Ιάκωβος Μαυροειδής1 HY220 Registers.
ΗΥ Καλοκαιρινός Γιώργος1 Bus. ΗΥ Καλοκαιρινός Γιώργος2 MCS51.
6/26/2015HY220: Ιάκωβος Μαυροειδής1 HY220 Asynchronous Circuits.
Week 11 Quiz Sentence #2. The sentence. λαλο ῦ μεν ε ἰ δότες ὅ τι ὁ ἐ γείρας τ ὸ ν κύριον Ἰ ησο ῦ ν κα ὶ ἡ μ ᾶ ς σ ὺ ν Ἰ ησο ῦ ἐ γερε ῖ κα ὶ παραστήσει.
WRITING B LYCEUM Teacher Eleni Rossidou ©Υπουργείο Παιδείας και Πολιτισμού.
Προσομοίωση Δικτύων 4η Άσκηση Σύνθετες τοπολογίες, διακοπή συνδέσεων, δυναμική δρομολόγηση.
Προσομοίωση Δικτύων 3η Άσκηση Δημιουργία, διαμόρφωση μελέτη σύνθετων τοπολογιών.
Αριθμητική Επίλυση Διαφορικών Εξισώσεων 1. Συνήθης Δ.Ε. 1 ανεξάρτητη μεταβλητή x 1 εξαρτημένη μεταβλητή y Καθώς και παράγωγοι της y μέχρι n τάξης, στη.
Ψηφιακά Παιχνίδια και μάθηση Δρ. Νικολέτα Γιαννούτσου Εργαστήριο Εκπαιδευτικής Τεχνολογίας.
Διαχείριση Διαδικτυακής Φήμης! Do the Online Reputation Check! «Ημέρα Ασφαλούς Διαδικτύου 2015» Ε. Κοντοπίδη, ΠΕ19.
OFDM system characteristics. Effect of wireless channel Intersymbol interference in single carrier systems due to multipath propagation with channel delay.
Guide to Business Planning The Value Chain © Guide to Business Planning A principal use of value chain analysis is to identify a strategy mismatch between.
Guide to Business Planning The Value System © Guide to Business Planning The “value system” is also referred to as the “industry value chain”. In contrast.
Chapter 16 Control Unit Implemntation. A Basic Computer Model.
Μαθαίνω με “υπότιτλους”
Αντισταθμιστική ανάλυση
Αντικειμενοστραφής Προγραμματισμός ΙΙ
Αντικειμενοστραφής Προγραμματισμός ΙΙ
Τμήμα Εφαρμοσμένης Πληροφορικής και Πολυμέσων Εργαστήριο Ρομποτικής
Matrix Analytic Techniques

Σχεδίαση Μεικτών VLSI Κυκλωμάτων
Αλγόριθμοι Ταξινόμησης – Μέρος 3
ΠΑΝΕΠΙΣΤΗΜΙΟ ΙΩΑΝΝΙΝΩΝ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΪΚΑ ΜΑΘΗΜΑΤΑ
ΠΑΝΕΠΙΣΤΗΜΙΟ ΙΩΑΝΝΙΝΩΝ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΪΚΑ ΜΑΘΗΜΑΤΑ
φίλτρα IIR (Infinite Impulse Response)
ΠΑΝΕΠΙΣΤΗΜΙΟ ΙΩΑΝΝΙΝΩΝ ΑΝΟΙΚΤΑ ΑΚΑΔΗΜΑΪΚΑ ΜΑΘΗΜΑΤΑ
ΤΜΗΜΑ ΔΙΟΙΚΗΣΗΣ ΕΠΙΧΕΙΡΗΣΕΩΝ
ΟΡΓΑΝΩΣΗ ΑΘΛΗΤΙΚΗΣ ΕΓΚΑΤΑΣΤΑΣΗΣ
This show was edited by Mike:
2013 edition Wilfred E. Major
Χειμερινό εξάμηνο 2017 Έκτη – έβδομη διάλεξη
ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ
ΗΜΥ-210: Σχεδιασμός Ψηφιακών Συστημάτων Χειμερινό Εξάμηνο 2007
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
Solving Trig Equations
Find: φ σ3 = 400 [lb/ft2] CD test Δσ = 1,000 [lb/ft2] Sand 34˚ 36˚ 38˚
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
aka Mathematical Models and Applications
GLY 326 Structural Geology
Find: angle of failure, α
ΗΜΥ-210: Λογικός Σχεδιασμός Εαρινό Εξάμηνο 2005
Find: minimum B [ft] γcon=150 [lb/ft3] γT=120 [lb/ft3] Q φ=36˚
This show was edited by Mike:
Find: ρc [in] from load γT=110 [lb/ft3] γT=100 [lb/ft3]
Find: ρc [in] from load γT=106 [lb/ft3] γT=112 [lb/ft3]
Find: σ1 [kPa] for CD test at failure
τ [lb/ft2] σ [lb/ft2] Find: c in [lb/ft2] σ1 = 2,000 [lb/ft2]
Financial Market Theory
Find: Force on culvert in [lb/ft]
We can manipulate simple equations:
3Ω 17 V A3 V3.
This show was edited by Mike:
3Ω 17 V A3 V3.
This show was edited by Mike:
Deriving the equations of
Variable-wise and Term-wise Recentering
Find: ρc [in] from load (4 layers)
Κοστολόγηση κατά Φάση Τέταρτο Κεφάλαιο
Εθνικό Μουσείο Σύγχρονης Τέχνης Faceforward … into my home!
CPSC-608 Database Systems
Erasmus + An experience with and for refugees Fay Pliagou.
Μεταγράφημα παρουσίασης:

Εισαγωγή στην Τεχνολογία 14/11/2018 ΗΜΥ 100: Εισαγωγή στην Τεχνολογία Διάλεξη 18 Εισαγωγή στα Ψηφιακά Συστήματα: Μέρος Δ 10 Νοεμβρίου, 2003 Μαρία Κ. Μιχαήλ, Ph.D. Λέκτορας TΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ ΠΟΛΥΤΕΧΝΙΚΗ ΣΧΟΛΗ ΠΑΝΕΠΙΣΤΗΜΙΟ ΚΥΠΡΟΥ

Εισαγωγή στην Τεχνολογία - Διάλεξη 18 Περίληψη Combinational Binary Addition n-bit addition Full Adder n-bit Adder Sequential Circuits Storage elements Sequential n-bit Adder Computer Design From transistor to computer 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Δυαδικός Ημιαθροιστής S = (Χ  Υ’) + (Χ’  Υ) = Χ  Υ C = Χ  Υ Μπλοκ Διάγραμμα Λογικό Διάγραμμα Χ Υ 1 bit Ημιαθροιστής C S 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Εισαγωγή στην Τεχνολογία - Διάλεξη 18 n-bit Addition Design an n-bit binary adder which performs the addition of two n-bit binary numbers and generates a n-bit sum and a carry out. Example: Let n=4 Cout C3 C2 C1 Cin 1 1 0 1 0 A3 A2 A1 A0 1 1 0 1 +B3 B2 B1 B0 +1 1 0 1 -------------- ---------- S3 S2 S1 S0 1 0 1 0 This requires 3-bit addition! 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Εισαγωγή στην Τεχνολογία - Διάλεξη 18 Full Adder Full adder (for higher-order bit addition) Combinational circuit that performs the additions of 3 bits (two bits and a carry-in bit) Ai Bi Block diagram of a Full Adder 1 bit full adder Ci+1 Ci Si 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Εισαγωγή στην Τεχνολογία - Διάλεξη 18 Full Adder (cont.) Boolean equations: Ci+1 = AiBi + AiCi + BiCi Ci+1 is 1 if at least two out of the three inputs are 1 Si = AiBi’ Ci’ + Ai’Bi’Ci + Ai’BiCi’ + AiBiCi = Ai  Bi  Ci Si is 1 if an odd number of the three inputs are 1 You can design full adder circuit directly from the above equations (requires 3 ANDs and 1 OR for Ci+1 and 2 XORs for Si) Can we do better? 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Full Adder using 2 Half Adders A full adder can also be realized with two half adders and an OR gate, since Ci+1 can also be expressed as: Ci+1 = AiBi + (Ai  Bi)Ci Si = Ai  Bi  Ci A logic diagram of a Full Adder Ai Bi Si Ci+1 Ci 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

n-bit Combinational Adders Perform parallel multi-bit addition Ripple Carry Adder Constructed using n 1-bit full adder blocks in parallel. Cascade the full adders so that the carry out from one becomes the carry in to the next higher bit position. Simple design Time consuming. Why? (you’ll see in a bit!) 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Example: 4-bit Ripple Carry Adder C4 C3 C2 C1 C0 A3 A2 A1 A0 +B3 B2 B1 B0 -------------- S3 S2 S1 S0 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Ripple Carry Adder Delay Circuit delay in an n-bit ripple carry adder is determined by the delay on the carry path from the LSB (C0) to the MSB (Cn). Let the delay in a 1-bit FA be Δ. Then, the delay of an n-bit ripple carry adder is nΔ. 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Εισαγωγή στην Τεχνολογία - Διάλεξη 18 Sequential Circuits Combinational Logic: Output depends only on current input Able to perform useful operations (add/subtract/multiply/…) Require cascading of many structures Costly and inflexible 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Sequential Circuits (cont.) Sequential Logic: Output depends not only on current input but also on past input values Store information between operations (no need for cascading) Need some type of memory to remember the past input values 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Sequential Circuits (cont.) Circuits that we have learned so far Information Storing Circuits Timed “States” 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Sequential Logic: Concept Sequential Logic circuits remember past inputs and past circuit state. Outputs from the system are “fed back” as new inputs (usually with delay). The storage elements are circuits that are capable of storing binary information: memory. 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Synchronous Sequential Circuits: Flip flops as state memory The flip-flops receive their inputs from the combinational circuit and also from a clock signal with pulses that occur at fixed intervals of time, as shown in the timing diagram. 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Εισαγωγή στην Τεχνολογία - Διάλεξη 18 Storing Elements Can’t change the stored value! Inverters Buffers 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Εισαγωγή στην Τεχνολογία - Διάλεξη 18 SR latch (NOR version) -- SR: “set-reset”, bistable element with two extra inputs; note the “undefined” output for S=R=1. -- Reading the logic: Q = (R+Q’)’ and Q’ = (S+Q)’ 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Εισαγωγή στην Τεχνολογία - Διάλεξη 18 R=S=1 ?? Undefined output, because When S=R=1, both outputs go to zero. If both inputs now go to 0, the state of the SR flip flop is depends on which input remains a 1 longer before making transition to 0. Hence, “undefined” state. MUST be avoided. 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Εισαγωγή στην Τεχνολογία - Διάλεξη 18 D Latch One way to eliminate the undesirable indeterminate state in the RS flip flop is to ensure that inputs S and R are never 1 simultaneously. This is done in the D latch: Observe that this is a NAND-implementation of the SR-latch 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Sequential Binary Addition How can we add two n-bit binary numbers using ONLY one full adder and a 1-bit storage element? Ai Bi 1 bit Memory D 1 bit full adder Q Ci+1 Ci Clock Si 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Serial vs. Parallel Addition The parallel adder is a combinational circuit, whereas the serial adder is a sequential circuit. The parallel adder has n full adders for n-bit operands, whereas the serial adder requires only one full adder. The serial circuit takes n clock cycles to complete an addition. In summary, the parallel adder in space is n times larger than the serial adder, but it is n times faster. The serial adder, although it is n times slower, is n times smaller in space. 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Εισαγωγή στην Τεχνολογία - Διάλεξη 18 Computer Design Where/How do we start? Which materials, how to proceed in the design process, how to integrate very large components, etc ? Most basic electrical components Transistor Design process: Bottom-up or Up-down ? Integration: parts, processes, human knowledge 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Εισαγωγή στην Τεχνολογία - Διάλεξη 18 Logic Circuits X Y 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Εισαγωγή στην Τεχνολογία - Διάλεξη 18 The Vacuum Tube 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

The First Point-Contact Transistor 1947 Bell Labs Museum The First Point-Contact Transistor 1947 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

The First Junction Transistor 1951 Bell Labs The First Junction Transistor 1951 M1752 Outside the Lab Lab model 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Logic Circuits - Functions 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Latches and Flip-Flops 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Central Processing Unit (CPU) 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Basic Computer Structure Stores programs, I/O data, and intermediate data Supervises the flow of info. among all units Performs arithmetic and other data- processing operations 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Εισαγωγή στην Τεχνολογία - Διάλεξη 18 Texas Instrument’s First IC -- 1958 Jack Kilby Robert Noyce Fairchild Intel 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Originally with Transistors 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Εισαγωγή στην Τεχνολογία - Διάλεξη 18 A Close Up Then 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Εισαγωγή στην Τεχνολογία - Διάλεξη 18 Processors Now 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18

Εισαγωγή στην Τεχνολογία - Διάλεξη 18 A Close Up Now 14/11/2018 Εισαγωγή στην Τεχνολογία - Διάλεξη 18